TSMCがドイツに「欧州設計センター」新設へ、25年7〜9月に：技術ロードマップと現状への言及も（2/2 ページ）

[Nitin Dahad，EE Times]

N3の新規テープアウト数は70超に

　また、同社はテープアウトに関して「当社の3nmプロセス技術であるN3は、2025年4月の時点で新規テープアウト数が70を超えていて、量産対応で長年継続可能なノードになる見込みだ」と説明。さらに「N3Pは、N3Eの後継として予定通り2024年第4四半期に量産に入っている（AppleのM4 SoC［System on Chip］は、TSMCのN3Eで製造）。N3のバリエーションとしては、クライアントCPUの性能を向上させるN3Xや、バリュー層製品のコスト効率を高めるN3C、ADAS（先進運転支援システム）や自動運転技術などの車載アプリケーションに向けたN3Aなどが挙げられる」と述べている。

　TSMCによると、N3Aは2025年後半の生産開始に向け最終的な欠陥改善を行っていて、AEC-Q100 グレード1認定に向け順調に進展しているという。

　TSMCは、自動車市場全体は軟調であるものの、自動運転に向けた先進ロジックであるN4/N3およびN6RFの採用がその成長を「後押し」していると述べた。

　TSMCはまた、ロボット工学および、それがより高度なシリコンへの需要をどのように促進するかという点を注目するテーマの1つとして挙げていた。

より高度な半導体需要の推進役として、ロボット工学への期待を示していた［クリックで拡大］ 出所：TSMC

N2の先へ……「CFETは有望なスケーリング候補」

　これらの先進的なアプリケーションに対応するため、TSMCは2024年12月に米国カリフォルニア州サンフランシスコで開催された「IEDM（International Electron Devices Meeting）2024」でCFET（コンプリメンタリFET）に関する発表内容をフォローアップした。今回のメディアブリーフィングでは「CFETは有望なスケーリング候補で、コンパクトなフォームファクターでの性能向上と消費電力削減に対する需要の高まりに応えるものだ」と述べていた。

　また同社は「nチャンネルMOSFET（nFET）とpチャンネルMOSFET（pFET）を垂直に積層することで、CFETは約2倍の密度を達成する」と言及。TSMCはIEDMにおいて、nFETとpFETを同一ウエハー上に集積し、ゲートピッチ48nmで世界最小のモノリシックCFETインバータを実現したと発表していた。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク