SoC設計期間を「10分未満」に短縮 インドRISC-V新興：非AIベースで「再現性が強み」（3/3 ページ）

[Yashasvini Razdan，EE Times]

IPエコシステムの「置き換え」ではなく「加速」へ

　InCoreは、世界のIPエコシステムを置き換えるのではなく、加速させることを目指しているという。「誰かが最高のDDR、PCIe、あるいはイーサネットIPを開発するなら、私たちは彼らと競争するのではなく、協力していきたい」（Gala氏）

　InCoreはAPI生成プロセスを自動化し、サードパーティーのIPベンダーと積極的に提携することで長期的な互換性を確保している。IPの合法性とセキュリティはベンダーが保証する。

　「ベンダーのIPが進化しても私たちのプラットフォームとの完全な互換性が維持されるような自動化スクリプトを提供している」とGala氏は述べた。「ベンダーはIPを所有し、私たちはそれがシステムの他の部分と確実に連携できるようにするだけだ。ベンダーは、サブシステムのデモやMPW（マルチプロジェクトウエハー）のテープアウトへの迅速な道筋を手に入れられる」

　RISC-Vソリューションに携わるほとんどの企業は、CPUパイプラインをチューニングするCpdasip、ADCとDACを自動生成するAgile Analog、ターンキーサービスを販売するOpenFiveのように狭い範囲に取り組んでいるが、InCoreのアプローチはより広範囲にわたる。

　「私たちは、あらゆるSoC開発チームが繰り返す単調な作業の80％を解決する。だからエンジニアは差別化につながる20％の作業に集中できる」（Gala氏）

　2024年8月に40nmプロセスの6コアチップで実証されたこのプラットフォームは、2026年初めに予定されている28nmプロセス／マルチコアのテープアウトに向けて準備を進めている。InCoreのロードマップにはチップレットと2.5次元（2.5D）／3次元（3D）トポロジーが含まれている。

　InCoreはEDA企業かIP企業かと問うと、Gala氏は「Synopsysはどちらか一方なのだろうか。私たちはRISC-Vソリューション企業だ。コア、NoC、サブシステム、そしてそれらをつなぐツールを提供している」と笑って答えた。

　InCoreの「数分でFPGAを設計する」という決定論的な約束が、より大きなチップや高度なノードにまで拡張されれば、新興企業と既存企業の両方が既存のEDAスタックやIPライブラリを放棄することなく、アイデアからシリコンに至るまでの新しい高速レーンを構築できる可能性がある。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク