量子チップを商用300mmラインで製造、基本3動作実証：STの300mm FD-SOIプロセスで

フランスの量子プロセッサ新興Quoblyが、商用半導体製造ラインで製造した単一のシリコン（Si）チップ上で、量子ビットの読み出し、1量子ビットゲート、2量子ビットゲートの3つの基本動作を実証したと発表した。STMicroelectronicsの商用300mm製造施設で、FD-SOI CMOSプロセスを用いて製造した。

[永山準，EE Times Japan]

　フランスの量子プロセッサ新興Quoblyは2026年9月16日（フランス時間）、商用半導体製造ラインで製造した単一のシリコン（Si）チップ上で、量子ビットの読み出し、1量子ビットゲート、2量子ビットゲートの3つの基本動作を実証したと発表した。

　STMicroelectronics（以下、ST）の商用300mm製造施設で、FD-SOI CMOSプロセスを用いて製造。シリコンスピン量子ビットの制御と読み出しに必要な中核機能を同一デバイス上に集約したもので、Quoblyは「再現性と拡張性を備えた量子プロセッサ製造に向けた技術的な道筋を初期段階で検証できた」としている。

［クリックで拡大］ 出所：Quobly

STのフランス・クロル拠点300mmラインで製造

　Quoblyは2022年にフランス・グルノーブルで設立された新興企業で、シリコンスピン量子ビットと先端半導体製造技術を組み合わせた量子コンピュータを開発している。

　今回使用した量子チップは、Quobly独自の「QSOI」技術を用いたもの。フランス・グルノーブル近郊のクロルにあるSTの商用300mm製造施設で、FD-SOI CMOS技術を用いて製造した。QSOIは、FD-SOI半導体プラットフォームをベースとし、シリコンスピン量子ビットと制御用FD-SOIトランジスタを組み合わせるQuoblyの独自技術だ。同位体濃縮したシリコン28（Si-28）の使用を含め、量子プロセッサの大規模集積と商用製造を前提に開発されている。

　Quoblyは独自の設計やプロセスフローを商用半導体製造環境に移管する取り組みでSTと協業。同時に、大規模な量子プロセッサに必要となる極低温環境での制御、読み出し、集積技術も開発している。Quoblyは今回の成果について、「この技術移管について初期段階の検証結果を示すものだ。商用半導体製造プロセスで製造されたデバイス上で、主要な量子操作を実証できることが示された」と説明している。

　Quoblyは、将来的に数百万量子ビット規模の量子プロセッサを製造するには、一連の技術工程を製造プロセス全体で安定して再現できることが重要だとも説明。既存の半導体製造プラットフォームを活用することで、量子デバイスの再現性の高い製造や製造コストの管理、量子プロセッサの生産規模拡大につなげていく狙いだ。

読み出しと1量子ビット、2量子ビットゲートを単一チップで

　今回実証したのは、量子ビットの読み出し、1量子ビットゲート、2量子ビットゲートの3つ。いずれもシリコンスピン量子ビットの制御と読み出しに必要な中核機能であり、これら3つを単一のSiチップ上で実証した。なお、詳細な性能指標については、今後発表する学術論文で公開する予定としている。

　Quoblyの最高科学責任者（CSO）兼共同創業者であるTristan Meunier氏は「3つの基本動作を単一チップ上で実証したことは重要な一歩だ。STと開発を進める300mm半導体プロセスで製造したデバイスによって実現したもので、技術移管の重要な要素を検証できた。今後のさらなる集積化と大規模化に向けた基盤になる」と述べている。

　Quoblyは、量子回路と極低温回路の同一チップへの集積も実証しているほか、さらなる集積化に向けて極低温向けPDK（Process Design Kit）も開発している。

2032年に100万量子ビット目指す

　　量子コンピュータ製品ライン「Alloy」の製品化を進めるQuoblyは、今回の成果について「当社が量子技術開発からAlloy製品ロードマップへと移行する過程の一環だ」としている。同社初となる量子コンピュータ「Alloy Pioneer」は、2026年末までにクラウドアクセスの提供を開始する計画で、高性能コンピューティング（HPC）や研究分野の初期ユーザーを対象とする。その後、段階的に大規模なシステムを展開し、長期的には2032年に100万量子ビットの実現を目指している。

　同社は、従来のコンピューティングの発展を支えたVLSI（Very Large-Scale Integration：超大規模集積）の考え方を量子コンピューティングにも適用。物理的なインフラを演算能力に比例して大型化するのではなく、半導体集積によって演算能力を拡大するというもので、これによって既存のコンピューティングインフラに導入可能な100万量子ビット規模の量子コンピュータの実現を目指す。