ザイリンクスが20nmプロセスFPGAの提供を開始、440万ロジックのVirtexも登場：ザイリンクス UltraScale

ザイリンクスは、20nmプロセスのFPGA「UltraScale」の提供を開始する。ミッドレンジの「Kintex UltraScale」ファミリとハイエンドの「Virtex UltraScale」ファミリだ。Virtex UltraScaleファミリでは、ロジックセルを440万個搭載した品種も用意する。

[村尾麻悠子，EE Times Japan]

　ザイリンクスは2013年12月10日（米国時間）、同年7月にテープアウト（設計完了）を発表した20nmプロセスのFPGA「UltraScale」の提供を開始した。ミッドレンジの「Kintex UltraScale」とハイエンドの「Virtex UltraScale」の2つのファミリを投入する。同時に、20nmプロセスFPGAに対応した統合開発環境「Vivado Design Suite」も提供を開始する（関連記事：ザイリンクス、20nmプロセスFPGAをテープアウト――製品戦略反映し呼称も「8」ではなく「UltraScale」）。

ロジックセルが440万の品種も

　Kintex UltraScaleは、ロジックセル数が最大116万個までの6品種をそろえた。DSPスライスは最大5520。通信速度が16.3ギガビット/秒のトランシーバを最大64個搭載している。

「Kintex UltraScale」ファミリ。ロジックセル数は最大116万個である（クリックで拡大） 出典：ザイリンクス

　ハイエンドのVirtex UltraScaleファミリには、440万個のロジックセルを搭載した「XCVU440」を用意した。XCVU440は、同ファミリの中でロジックセルの最も大きい品種で、DSPスライスは2880個、16.3Gビット/秒のトランシーバを48個搭載している。28nm世代のプロセスを用いた「Virtex 7シリーズ」の中で最大規模品となる「Virtex-7 2000T」に比べ、ロジックセル数は2倍となっている。

「Virtex UltraScale」ファミリ。ロジックセルを440万個搭載した品種もある（クリックで拡大） 出典：ザイリンクス

　さらに、Kintex UltraScale/Virtex UltraScaleは、100ギガビットイーサネットMAC（Media Access Control）と150ギガビット/秒のInterlaken IP（Intellectual Property）コアを搭載している。どちらも、28nmプロセスを採用した「Kintex 7シリーズ」「Virtex 7シリーズ」にはなかったものだ。

ザイリンクス日本法人社長のサム・ローガン氏

　ザイリンクス日本法人社長のサム・ローガン氏は、UltraScaleのテープアウトを発表した際に、「FPGAを、単にロジックを入れるデバイスとしてではなく、電源回路やCPUを搭載し、SoC（System on Chip）といえるようなデバイスにした」と述べている。UltraScaleにイーサネットMACやInterlaken IPコアを追加したのも、そうした方針を引き継いでいる。「必要な周辺機能を追加することで、FPGAというよりも、SoCになっている」（同氏）。

　Kintex UltraScaleとVirtex UltraScaleには、端子互換性がある。ローガン氏は、「デバイスだけで低コスト化を考えるのは難しいので、エコシステム全体でコスト削減を図る必要がある。UltraScaleではファミリ間で端子互換性を持たせて、IPと基板をリユースすることでコストを抑えられる。将来的に16nmプロセスのFPGAを出したときにも端子互換性があるようにする予定だ」と述べている。

Kintex UltraScaleの1つである「XCKU040」（ロジックセル数は42万4200個）を使ったデータ送受信のデモ。右の画像のほぼ中央にある銀色のパッケージがXCKU040。16.4ギガビット/秒で通信している（クリックで拡大）