ザイリンクスが400Gb イーサネットの動作デモを公開――20nmFPGAで：プログラマブルロジック（1/2 ページ）

[竹本達哉，EE Times Japan]

　Xilinx（ザイリンクス）は2014年11月、エンジニアリングサンプル（ES）出荷段階にある20nmプロセスを用いたFPGA「Virtex UltraScaleファミリ XCVU095」を使用した400Gビット イーサネットの動作デモを公開した。「一部ユーザーが28nmプロセス世代のFPGA『Virtex 7』で400Gビット イーサネットを実現したケースはあったものの、他の処理に使えるユーザーロジックを十分に残した本来のFPGAとして、400Gビット イーサネットに対応したのは今回が初めてだ」（ザイリンクス）という。

「実質的に初めて」の400Gb イーサネット対応」

　ザイリンクスは、20nm世代と16nm世代の製品に適用するデバイスアーキテクチャ「UltraScale」を製品名にも採用し、現在、20nm世代FPGAとしてミドルエンドの「Kintex UltraScale」とハイエンドのVirtex UltraScaleの2つの製品ファミリを展開している。

　20nm世代で最初の製品となる「Kintex UltraScaleファミリ XCKU040」のES出荷を2013年12月に開始後、同KU060、同KU115とVirtex UltraScaleであるXCVU095のES出荷を順次、開始してきた。さらに2014年内には、「史上最大規模の市販デバイス」をうたうロジックセル数440万個超のXCVU440を含む5種のES出荷を開始する予定で、「2015年中には製品化を予定している20nm世代の製品（13種）全てでES出荷が完了する」（同社Director-High End FPGA Product ManagementのKirk Saban氏）という。

既にES出荷済みの「UltraScaleファミリ」（上段が製品、下段がパッケージを外した状態）と、間もなくES出荷が開始される「XCVU440」のダイ（右下）。既にES出荷済みの製品は、左から、「XCKU040」、「XCKU060」、「XCVU095」、「XCKU115」で、デモで使用したのはXCVU095だ （クリックで拡大）

　こうした急ピッチでの製品リリースは、KintexとVirtexの両ファミリともに同じアーキテクチャを採用したことが大きく貢献している。同一アーキテクチャのため端子などさまざまな互換があり、一度、UltraScale向けに開発、評価したIP/回路ブロックは、Kintex、Virtex問わず、そのまま使用できる。そのため、品質/信頼性も早期に安定化を図りやすいなどの利点から、製品開発が格段に向上したためだという。

　今回、400Gビット イーサネットの動作デモを行ったXCVU095は2014年5月に、Virtex UltraScaleファミリとして最初にES出荷を行った製品。ほとんどがXCKU040で開発、評価されたIP/回路ブロックをベースとしているが、唯一、Kintex UltraScaleにはない要素として32.75Gビット/秒 トランシーバ（GTY）を新たに搭載しており、同トランシーバの出来具合に注目が集まっていた。