今回開発した技術では、CPUからの送信信号が−1、+1に変化するタイミングに限定して信号を増幅することで、1.8V程度の振幅を断続的に発生させている。これにより、3.3Vよりも低い1.8Vの電源電圧で動作させることが可能になった。さらに、データが変化しないところは小振幅で電力を使わないので、さらなる低消費電力化が図れる。
仕組みは次の通りだ。
同技術により、25Gbpsの高速伝送を1Gbps当たり5mWで実現できることを確認したという。この消費電力は従来の約半分である。
富士通は、この技術をCPUや光モジュールのインタフェース部などに適用し、2018年度の実用化を目指す。また、複数の光送受信回路を並べた、毎秒テラビット級の高速伝送を実現する、サーバやスパコンの高性能化が期待できるとしている。
Copyright © ITmedia, Inc. All Rights Reserved.