キャパシターを忍ばせるパッケージ基板内蔵技術：コアレス基板にも対応

富士通インターコネクトテクノロジーズは、「JPCA Show 2016」（2016年6月1〜3日／東京ビッグサイト）で、同年5月23日に発表した薄膜キャパシター内蔵技術を展示した。

[庄司智昭，EE Times Japan]

半導体の直下に設置可能

　富士通インターコネクトテクノロジーズは、2016年6月1〜3日に東京ビッグサイトで開催されている「JPCA Show 2016」で、同年5月23日に発表した薄膜キャパシター（TFC：Thin Film Capacitor）内蔵技術を展示した。

左＝展示されていたTFC内蔵技術／右＝サンプル基板の外観写真 （クリックで拡大） 出典：富士通インターコネクトテクノロジーズ

　電源の安定化に用いられるバイパスキャパシターは、高周波領域に対応するために大容量化が求められている。しかし、小型化が進む半導体パッケージでは、バイパスキャパシターがその外側や裏側に配置されるため、静電容量の確保が課題になっている。つまり、キャパシターを半導体により近い位置にする必要がある。

　同技術は、バイパスキャパシターを半導体の直下となる基板の中に設置可能にし、高周波領域に対応した。また、階層構造のため実装面積／配線領域を有効に活用でき、小型化に貢献。動作電圧も安定化するため、消費電力の低減も期待できるという。

　半導体サブストレートに使用される基板構造「GigaModule-EC」に適用され、2種類の構成が可能である。ビルドアップ基板のコア層に内蔵する「GigaModule-2EC」と、コアレス基板のビルドアップ層に内蔵する「GigaModule-4EC」だ。これにより、ハイエンド機器から小型のウェアラブル機器まで幅広く対応できるとしている。

TFC内蔵技術の2つの構造 出典：富士通インターコネクトテクノロジーズ

「量産化に向けた発表は当社が初めて」

　TFCはTDK製を活用しており、その静電容量は1.0μF／cm²、動作電圧は4.0V以下、内蔵後の部品の厚さは35μmとなっている。同技術では、TFCを2枚重ねることができるため、最大2.0μF／cm²の静電容量が得られる。

　富士通インターコネクトテクノロジーズのビジネス開発室でプロジェクト部長を務める飯島和彦氏は、「次世代ハイエンドサーバ向けにサンプル基板の出荷を既に開始しており、2016年下期の量産化を予定している。TFCの内蔵技術は、7〜8年ほど前から学会で発表していたが、量産化に向けた発表をしたのは当社が初めてではないだろうか。まだコストは高いが、今後出荷が進んでいけば安くなるだろう」と語る。

　同技術の開発には、富士通／富士通研究所／富士通アドバンストテクノロジの協力を得ている。TFC内蔵技術は、ソニーセミコンダクタソリューションズと開発したとする。