IEDMの開催概要によれば、GLOBALFOUNDRIESとSamsungの7nmプロセスは、制御信号(シグナリング)を高速化すべく、厚みのある仮想基板上歪み緩和バッファ層において、デュアル歪みチャネルを使用し、引っ張りの歪みを加えたnMOSと圧縮の歪みを加えたSiGe(シリコンゲルマニウム)-pMOSを組み合わせることにより、駆動電流をそれぞれ11%と20%、高めることが可能だという。
また、この手法は、新しいトレンチエピタキシャルを採用することで、大幅に拡張されたコンタクト領域の抵抗を最小限に抑えることができるとしている。
GLOBALFOUNDRIESは2016年9月に、液浸ステッパーを使用した7nmプロセス技術を独自開発し、2018年には製造を開始する予定だと発表した。しかし、同社はこの時、Samsungと共同でEUVバージョンの開発を進めているさなかであることについては、一切触れなかった。GLOBALFOUNDRIESの広報担当者によると、同社の7nm液浸プロセスの論理密度は、1mm当たり1700万ゲートを実現するという。
また、TSMCの7nmプロセスは、Raised Source-Drain(ソース・ドレインの底上げ)エピタキシャルプロセスを使って、トランジスタチャネルに歪みを加え、寄生や新しいコンタクトプロセス、銅/Low-k(低誘電率)インターコネクトスキームなどを軽減できるという。
半導体チップメーカー間の競争は現在、規模自体は縮小しているが、激化の一途にある。TSMCは今回、こうした状況の中で7nmプロセス開発を発表したことになる。新たに生み出された力関係を見ると、世界最大のチップメーカーとして、プロセス技術分野におけるリーダー的地位を長年にわたり維持してきたIntelが、TSMCとGLOBALFOUNDRIES、Samsungに追い抜かれる可能性があることが分かる。
TSMCは、Appleの「iPhone 7」向け高性能SoC(System on Chip)の製造について、Samsungが請け負っていた量の大半を奪い取っている。一方でSamsungは、競合製品であるQualcomm(クアルコム)のSoC「Snapdragon」の製造のほとんどをTSMCから奪い取ることにより、これを相殺する形となった。
ファウンドリー各社は、AppleやSamsungなどが毎年発表するハイエンドスマートフォンに対応すべく、新しいプロセス技術の開発を加速してきた。Hutchenson氏は、「TSMCは年1回のペースで新しいプロセス技術の導入を図ってきたが、それが失敗なのか成功なのかは分からない」と述べている。
短期的には、ムーアの法則を今後も追求し続けることができるメーカーは、ごく一部に限られるだろう。7nmプロセス以降に必要とされるEUV装置の販売価格が、1億米ドルを超える見込みだからだ。
EUVは現在もまだ、量産要件とされるウエハースループットや欠陥密度、信頼性などを達成できていない状況にある。しかしHutcheson氏は、「このような問題は、今後2年以内に解決することができるだろう」と指摘する。
同氏は、「EUVは既に、クアッドパターニングよりも製造に適した状態にある。今後2年の間に、工場での試験を重ねることにより、量産での使用が可能になるだろう」と述べた。
同氏は、「Samsungは、メモリ工場やロジック工場でEUVの試験を行い、研究開発を促進することによって、他の大手ファウンドリーを大きくリードするという、戦略的チャンスを持っている」と付け加えた。
【翻訳:田中留美、編集:EE Times Japan】
Copyright © ITmedia, Inc. All Rights Reserved.