メディア

FeRAMのメモリセル構造の基礎：福田昭のストレージ通信（67）強誘電体メモリの再発見（11）（2/2 ページ）

» 2017年08月08日 10時30分公開

[福田昭，EE Times Japan]

スタックセルとオフセットセル

　続いてメモリセルの断面構造を考えよう。議論を容易にするため、ここでは1T1C方式だけを考える。製造工程の順番は、まずMOSFETを形成し、その後に、強誘電体キャパシターを形成する。ここで、2通りの構造が考えられる。

　1つは、MOSFETのほぼ真上に強誘電体キャパシターを形成する構造である。もう1つはMOSFETの真上ではなく、位置を少しだけずらして斜め上に強誘電体キャパシターを形成する構造である。前者を「スタックセル（stacked cell）」、後者を「オフセットセル（offset cell）と呼ぶ。

　メモリセルが小さくなるのは、スタックセルである。ただしこの構造ではトランジスタの拡散層とキャパシターの下部電極をプラグ金属を介して直接的に接続するため、熱的に安定なコンタクトが得られるかどうかが課題である。製造は難しくなる。

　オフセットセルは、いったんトランジスタの相互接続を金属配線層に引き上げてから、キャパシターの電極に接続する。金属配線とキャパシター電極の接続になるので、安定な接続を得やすい。ただしメモリセルそのものは、大きくなる。

FeRAMのメモリセルの断面構造。左はスタックセル、右はオフセットセルの構造。出典：NaMLabおよびドレスデン工科大学（クリックで拡大）

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧

主流になり得た技術、わずかな開発の遅れが命取りに
分野によっては、技術が確立されるには、長い年月が必要になる。その一方で、わずかな開発の遅れが命取りとなり、ビジネスのチャンスを逃してしまうケースがあるのもまた、事実なのである。
磁気記憶の高密度化とその課題
磁気記憶の高密度化手法と、高密度化に伴う本質的な課題を解説する。磁気記憶は、高密度化と低消費電力化で矛盾を抱える――。
外部磁界による書き込みの限界
磁気トンネル接合（MTJ）を利用したデータ書き込みの原理を説明していく。まず、外部磁界による書き込みとその限界を紹介する。
IEDMで発表されていた3D XPointの基本技術（前編）
米国で開催された「ISS（Industry Strategy Symposium）」において、IntelとMicron Technologyが共同開発した次世代メモリ技術「3D XPoint」の要素技術の一部が明らかになった。カルコゲナイド材料と「Ovonyx」のスイッチを使用しているというのである。この2つについては、長い研究開発の歴史がある。前後編の2回に分けて、これらの要素技術について解説しよう。
WD、東芝とのメモリ合弁事業に投資継続の意思を強調
Western Digital（ウエスタンデジタル／WD）は2017年8月2日（米国時間）、東芝とのNAND型フラッシュメモリの合弁事業に対し、今後も投資を行うとの声明を発表した。この発表の直前に東芝は、東芝メモリのメモリ新製造棟（四日市工場）への投資について協議中だったSanDisk（サンディスク：WDの子会社）と合意に至らなかったため、東芝メモリ単体で投資を続行すると発表していた。
電圧トルクMRAM、書き込みエラー率を低減
産業技術総合研究所（産総研）は、電圧書込み方式磁気メモリ（電圧トルクMRAM）の書込みエラー率を従来の200分の1に低減する技術を開発した。