強誘電体トランジスタで多値メモリを実現する（後編）：福田昭のストレージ通信（79） 強誘電体メモリの再発見（23）

前編に続き、二酸化ハフニウム系強誘電体材料を使った強誘電体トランジスタ（FeFET）で多値メモリを実現する仕組みを解説する。特に、2つのドメインで構成されたFeFETの長期信頼性の評価に焦点を当てる。

[福田昭，EE Times Japan]

3つのドメインによって2ビットのデータを1個のトランジスタに記憶

　本シリーズの前編では、新材料である「二酸化ハフニウム系強誘電体材料」を使った強誘電体トランジスタ（FeFET）で、多値メモリを実現する手法をご紹介した。トランジスタの強誘電体薄膜を複数の微小な分極単位領域（分域：ドメイン）で構成することによって、ドメインごとに分極反転を制御する。ドメインごとに分極反転を独立に制御することで、しきい電圧を段階的に変えられるようになる。

　例えば3つのドメインで構成された強誘電体トランジスタだと、トランジスタのしきい電圧を4通りに変えられる。すなわち2ビット（4値）のデータを1個のトランジスタで記憶可能になる。本シリーズの前編では、NaMLabおよびドレスデン工科大学などの共同研究グループが実際に、3つのドメインによって2bitを記憶するトランジスタを昨年（2016年）に試作発表したことをご報告した。

2つのドメインで構成した多値トランジスタの長期信頼性を評価

　NaMLabおよびドレスデン工科大学などの共同研究グループは、2つのドメインによって3通りのしきい電圧を記憶する強誘電体トランジスタを二酸化ハフニウム薄膜で試作し、長期信頼性（データ保持期間と書き換えサイクル寿命）を評価した結果を、一昨年（2015年）に国際学会IEDMで発表済みである。

　ゲートの寸法は長さが30nm、幅が80nm。二酸化ハフニウムの膜厚は10nm、二酸化ハフニウムとシリコン基板の間はシリコン酸化窒化膜で厚みは1.2nmである。ゲート電極は多結晶シリコンと窒化チタンの多層膜で、厚みは8nm。プログラム電圧は2.5V〜5Vとかなり低い。しきい電圧の範囲は＋0.75V〜−0.75Vである。

3通りのしきい電圧を記憶した強誘電体トランジスタの長期信頼性。左のグラフはプログラム電圧としきい電圧、データ保持期間。室温で10時間を経過しても、劣化は見られない。右のグラフは書き換えサイクル寿命。10⁵回まで確認した。出典：NaMLabおよびドレスデン工科大学（クリックで拡大）

　データ保持期間は室温で10時間まで確認した。目立った劣化は現れていない。書き換えサイクル寿命は10⁵回（10万回）まで確認した。10²回（100回）を超えたあたりから、徐々に劣化が始まっている。あまり良い特性だとは言い難い。

　この他、ゲートの寸法が長さ90nm、幅80nmと大きな強誘電体トランジスタを試作し、2.5V〜5Vのプログラム電圧で、しきい電圧が6段階に変化することを確認できた。このことも2015年に国際学会IEDMで発表されている。

　これらの性能数値は当然ながら、実用レベルとは相当な開きがある。ただし、改良の余地を十分に秘めた値でもある。今後の研究の進展が、大いに期待できると言えよう。

（次回に続く）

⇒「福田昭のストレージ通信」連載バックナンバー一覧