メディア

IMECの半導体ロードマップ展望：電子ブックレット

アイティメディアがモノづくり分野の読者向けに提供する「EE Times Japan」「EDN Japan」「MONOist」に掲載した主要な記事を、読みやすいPDF形式の電子ブックレットに再編集した「エンジニア電子ブックレット」。今回は、ベルギーの研究開発機関IMECが予想する半導体プロセス微細化の進展について紹介します。

» 2017年12月30日 12時00分公開

[EE Times Japan]

IMECの半導体ロードマップ展望

IMECのプロセス技術関連のベテラン専門家であるAn Steegen氏が、2017年の半導体ロードマップを発表し、半導体プロセスの微細化に対し楽観的な見方を示した。【著：Rick Merritt】

・ブックレットは無料でお読みいただけますが、電子機器設計／組み込み開発メールマガジンの購読登録が必要です。
・電子ブックレットはPDFファイルで作成されています。
・電子ブックレット内の記事は、基本的に記事掲載時点の情報で記述されています。そのため一部時制や固有名詞などが現状にそぐわない可能性がございますので、ご了承ください。

ISS 2017で語られた半導体技術の今後（前編）
米国で開催された「Industry Strategy Symposium（ISS）」（2017年1月8～11日）では、半導体技術の今後に関する議論が幾つか展開された。ナノワイヤトランジスタやGAA（Gate All Around）トランジスタといった次世代トランジスタ技術や、増加の一途をたどる設計コストなどについて、専門家たちが見解を披露している。
半導体プロセス技術、開発競争が過熱
FinFETの微細化が進む一方で、FD-SOI（完全空乏型シリコン・オン・インシュレーター）にも注目が集まっている。専門家によれば、2025年までは28nm FinFETプロセスが優勢だとするが、それ以降はFD-SOIが伸びる可能性もある。
Intelが10nmプロセスの詳細を明らかに
Intelは2017年に10nmチップ製造を開始する予定だ。さらに、22nmの低電力FinFET（FinFET low power、以下22nm FFL）プロセスも発表した。GLOBALFOUNDRIESなどが手掛けるFD-SOI（完全空乏型シリコン・オン・インシュレーター）に真っ向から挑み、ファウンドリービジネスで競い合う。
着実に進歩するEUV、課題は光源
EUV（極端紫外線）リソグラフィ技術は、着実に進化を遂げている。業界には、2018年ごろの実用化を望む声も多いが、当面の課題は光源の強さをどう向上するかにありそうだ。
ASML、2018年にEUV装置を20台以上出荷予定
ASMLは、2018年にEUV（極端紫外線）リソグラフィ装置を20～24台出荷する計画だという。何度も延期を重ねながら開発を進め、ようやく出荷のメドが立ったようだ。
「SEMICON West 2016」、7nm世代以降のリソグラフィ技術（imec編）
imecは次世代のリソグラフィ技術を展望するフォーラムの講演で、半導体デバイスの微細化ロードマップを披露した。このロードマップでは、微細化の方向が3つに整理されている。シリコンデバイスの微細化、シリコン以外の材料の採用、CMOSではないデバイスの採用だ。imecは、CMOSロジックを微細化していく時の課題についても解説した。