ISSCC 2019の目玉はAIと5Gに、CPUの話題は少ない？：メモリ関連の論文も豊富（2/2 ページ）

[Rick Merritt，EE Times]

5GではIntelとSamsungが火花を散らす

　高速ネットワークの分野では、SamsungとIntelがそれぞれ、5GとLTEの両方に対応するトランシーバーについて発表する予定だ。

　Samsungは、14nmプロセスを適用した、面積が38.4mm²のチップについて詳細を明らかにする。2G／3G／LTEに対応し、スタンドアロン（SA）／ノンスタンドアロン（NSA）の5Gをサポート可能だという。14個のレシーバーと2つの伝送パスを使用して、最大で下り3.15Gビット/秒（bps）、上り1.27Gbpsの通信速度を実現する。

　Samsungは関連論文の中で、6GHz帯以下を使う5Gネットワークに向けたモジュレーターについて発表するという。エンベロープトラッキング向けに100MHz帯域幅をサポートし、効率は88％を実現する。また、立ち上がり90ナノ秒/V、立ち下がり110ナノ秒/Vの能力を持つミリ波トランシーバー向けの電力管理ICについても説明する予定だ。

　これらは、Samsungの5Gチップセット「Exynos Modem 5100」の一部で、6GHz未満とミリ波の両方のネットワークをサポートするという。同社はこのExynos Modem 5100を、ISSCCのデモイベントにおいて披露する予定だ。このことからも、Samsungが、5G市場のリーダーであるQualcommに対し、脅威的なライバルになることを目指していると分かる。

　SamsungだけでなくIntelも、6GHz帯以下に対応するゼロIF（ZIF）と、ミリ波帯向けの10.556GHz IFに向けた、28nmプロセス適用の4G/5Gトランシーバーを発表する予定だ。MIMO向けにM-PHY HS-Gear3インタフェースを搭載し、キャリアアグリゲーションで最大800MHzの帯域幅をサポートする。これは、Intelが2018年11月初めに発表した、5Gチップセットの一部である。

　有線ネットワークも、その勢いを拡大している。HuaweiとeSilicon、MediaTek、IBMは、7nmプロセス適用デバイスを発表する予定だ。最大データ転送速度が128Gbpsで、通常はPAM-4変調を使用する。このPAM-4変調については数年前、実用化が可能かどうかをめぐり、活発な討論が繰り広げられた。

書き込み速度、読み込み速度を、不揮発性メモリごとに分布した結果 出典：ISSCC（クリックで拡大

　東芝は、データ時代のストレージに対するニーズに対応すべく、4ビット/セル（QLC）技術を適用した、1.33Tビットの3D NANDフラッシュチップを披露する。96層積層プロセスを用いる。記録密度は8.5Gビット/mm²となっている。

　そのライバルであるWestern Digitalは、128層を持つ512Gビットの3ビット/セルチップを発表する。メモリアレイの下に制御回路を配置し、書き込みスループットは132Mバイト/秒を実現する。

　Samsungは、12Gビット/秒を提供可能な、512Gビットの3ビット/セルチップを披露する。ワード線／ビット線の設定時間を削減することにより、読み書き性能の向上を実現するという。

　組み込みメモリ分野では、Intelが、同社の22nm FinFETプロセスを適用した最先端のReRAM／MRAM（磁気抵抗メモリ）のデモを披露する。

　自動運転車向けのレーダーでは、MediaTekが、パッケージサイズが16×25mmの79GHz帯対応トランシーバーについて発表する。Intelは、同社の22nmプロセスを使った、71G〜76GHz帯対応の64素子フェーズドアレイトランシーバーについて説明する。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク