多層配線のアスペクト比（AR）と抵抗および容量の関係：福田昭のデバイス通信（288） Intelが語るオンチップの多層配線技術（9）

[福田昭，EE Times Japan]

ARを固定すると抵抗と容量がトレードオフ関係に

　半導体のデバイス技術と回路技術に関する国際学会「VLSIシンポジウム」では、「ショートコース（Short Course）」と呼ぶ技術講座を開催してきた。2020年6月に開催されたVLSIシンポジウムのショートコースは、3つの共通テーマによる1日がかりの技術講座が設けられていた。その中で「SC1：Future of Scaling for Logic and Memory（ロジックとメモリのスケーリングの将来）」を共通テーマとする講演、「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes（将来の技術ノードに向けたオンダイ相互接続の課題と機会）」が非常に興味深かった。そこで講演の概要を本コラムの第280回からシリーズでお届けしている。講演者はIntelのMauro J. Kobrinsky氏である。

　なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

　本シリーズの第5回からは、多層配線の微細化と性能向上を両立させる要素技術を紹介している。前回は、金属配線の抵抗と容量を大きく左右する、配線の「アスペクト比（AR：Aspect Ratio）」を簡単に解説した。配線の断面における高さ（深さ）と幅の比率がアスペクト比（AR）であること、ダマシン技術による銅配線では、高さ（深さ）の定義にばらつきがあることを説明した。

　今回は、配線のアスペクト比（AR）と配線抵抗および配線容量の関係を概説する。始めにアスペクト比（AR）を固定したときの関係、次にARを変化させたときの抵抗と容量との関係を述べる。

ARを高くすると配線の抵抗と容量がともに減少

　アスペクト比（AR）を固定したときの抵抗（配線長当たり）と容量（配線長当たり）の関係は、それなりに単純だ。抵抗を下げようとすると、あるところから容量が急速に上昇する。逆に容量を下げようとすると、あるところから抵抗が急速に上昇する。すなわち両者にはトレードオフの関係がある。

　具体的に数値を挙げて変化を見てみよう。ここでは相対値で考える。例えば抵抗を1.81から1.50に17％下げても、容量は0.71から0.75へと5.6％しか増えない。ところが抵抗を1.00から0.81に19％下げると、容量は1.00から1.21へと21％も増加してしまう。逆の表現をすると、容量を1.21から1.00へ17％下げると、抵抗は0.81から1.00へと23％増える。そして容量を0.75から0.71へと5.3％減らすと、抵抗は1.50から1.81へと21％も増加する。

　従ってARが固定された多層配線では、配線層ごとに抵抗と容量の値を最適化する必要がある。

アスペクト比（AR）を固定したときの抵抗（配線長当たり）と容量（配線長当たり）の関係。出典：Intel（クリックで拡大）

　次にARを増やしたり減らしたりすると、抵抗と容量はどのように変化するのだろうか。ARが2（高さが幅の2倍）の配線とARが4（高さが幅の4倍）の配線を比較する。容量を固定すると、ARの増加によって抵抗は減少する。逆に抵抗を固定すると、ARの増加によって容量は減少する。

　ARを高めることは、抵抗（R）と容量（C）の積で決まる信号の立ち上がり時間と降下時間を短くすることでもある。回路動作の高速化に寄与する。

アスペクト比（AR）を変化させたときの抵抗と容量の関係。ARの上昇は抵抗と容量の低減をもたらす。しかし配線の製造は難しくなる。出典：Intel（クリックで拡大）

　だからといってARをいたずらに増やすことは実用的ではない。ダマシン技術のプロセスだと、絶縁膜に細長い溝を切り、その細長い溝に銅金属を埋め込む必要がある。ARを高くすることは、プロセスの難しさが上がることを意味する。標準的なプロセスでは、ARの高さは3前後までとなる。

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧