メディア
連載
» 2020年12月04日 11時30分 公開

多層配線のアスペクト比を定義する福田昭のデバイス通信(287) Intelが語るオンチップの多層配線技術(8)

今回は、金属配線の抵抗と容量を大きく左右する、配線の「アスペクト比(AR:Aspect Ratio)」について解説する。

[福田昭,EE Times Japan]

配線の幅と高さの関係を示すアクスペクト比(AR)

 半導体のデバイス技術と回路技術に関する国際学会「VLSIシンポジウム」では、「ショートコース(Short Course)」と呼ぶ技術講座を開催してきた。2020年6月に開催されたVLSIシンポジウムのショートコースは、3つの共通テーマによる1日がかりの技術講座が設けられていた。その中で「SC1:Future of Scaling for Logic and Memory(ロジックとメモリのスケーリングの将来)」を共通テーマとする講演、「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes(将来の技術ノードに向けたオンダイ相互接続の課題と機会)」が非常に興味深かった。そこで講演の概要を本コラムの第280回からシリーズでお届けしている。講演者はIntelのMauro J. Kobrinsky氏である。

 なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

 本シリーズの第5回から、多層配線の微細化と性能向上を両立させる要素技術を紹介している。前々回(第6回)前回(第7回)は、代表的な配線パターン形成技術である、「ダマシン(damascene)技術」と「サブトラクティブ(subtractive)技術」を紹介した。今回は、金属配線の抵抗と容量を大きく左右する、配線の「アスペクト比(AR:Aspect Ratio)」について解説する。

 「アスペクト比(AR)」とは、一般的には長方形の縦と横の比率を意味する。テレビやPCなどのディスプレイ、映画のスクリーン、写真の寸法比、紙の寸法比などで使われる。半導体集積回路の多層配線では、配線の断面における高さ(深さ)と幅の比率を指す。「高さ/幅」で定義する。

ダマシン技術による多層配線のアスペクト比(AR)

 配線の「高さ/幅」がアスペクト比(AR)であるとして、重要なのは「高さ」と「幅」をどのように定義するかだろう。銅配線の製造プロセスであるダマシン技術では、「幅」は絶縁膜に形成した溝の幅に等しい。幅の定義はこれだけであり、ほぼ共通認識となっている。一方、「高さ」の定義にはゆらぎがある。

多層配線の断面構造とアスペクト比(AR:Aspect Ratio)の定義。大別すると3種類の定義が存在する。出典:Intel(クリックで拡大)

 「高さ」には大別すると、3種類の定義が存在する。1つは、絶縁膜に形成した溝の高さ(深さ)を配線の高さとするもの。ここで「高さ」には、下層の配線と接続するためのビア部分と、平たん化によって削る部分を含めている。高さの定義としては、最も長い。実際には、この定義はあまり使われていない。

 もう1つは、金属配線の高さとビアの深さを合計した「高さ」である。最初の定義に比べると、少し短い。Intelの講演では、この定義による高さをアスペクト比(AR)に使い、次回以降でARと配線抵抗や配線容量などの関係を議論する。

 3番目は、金属配線の高さだけを「高さ」とする定義である。ビア部分は含めない。高さの定義としては、最も短い。この定義は、実際には良く使われている。単に「配線のアスペクト比」と記述したときには、この定義を想像する方が多いと思われる。

次回に続く

⇒「福田昭のデバイス通信」連載バックナンバー一覧

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.