本シリーズの最終回となる今回は、シングルダイ(1枚のシリコンダイ)にモノリシックに成長させる3次元集積化技術について解説する。
半導体のデバイス技術と回路技術に関する国際学会「VLSIシンポジウム」は、「ショートコース(Short Course)」と呼ぶ技術講座を開催してきた。2020年6月に開催されたVLSIシンポジウムのショートコースでは、3つの共通テーマによる1日がかりの技術講座が設けられていた。その中で「SC1:Future of Scaling for Logic and Memory(ロジックとメモリのスケーリングの将来)」を共通テーマとする講演、「On-Die Interconnect Challenges and Opportunities for Future Technology Nodes(将来の技術ノードに向けたオンダイ相互接続の課題と機会)」が非常に興味深かった。そこで講演の概要を本コラムの第280回からシリーズでお届けしている。講演者はIntelのMauro J. Kobrinsky氏である。
なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。
前回から、3次元(3D)集積化技術の概要を説明している。前回では、異なるプロセス技術で製造したシリコンウエハーあるいはシリコンダイを貼り合わせ積層することによって異種のデバイスを1個のパッケージに収容する技術をご報告した。今回は、シングルダイ(1枚のシリコンダイ)にモノリシックに成長させる3次元集積化技術をいくつか解説する。
モノリシック成長の3次元集積化技術は、主に3つの方向で研究開発が進んでいる。1つは「高密度」、もう1つは「高性能(高速・高周波)」、3番目は「新機能」である。
最初の「高密度」は、CMOSロジックを構成するnチャンネルMOSトランジスタ(FET)とpチャンネルMOSトランジスタ(FET)を、モノリシックに積層する技術を指す。例えば下層をnチャンネルMOSトランジスタ層、上層をpチャンネルMOSトランジスタ層とすることで、CMOSロジックのスタンダードセルを低くする。「相補型FET(CFET:Complementary FET)」と呼ばれる。CFETが実際のデバイスに採用されるのは、現在のMOSFETの微細化が行き詰まったときだろう。2nm以降あるいは1.5nm以降の製造技術世代になるとみられる。
2番目の「高性能(高速・高周波)」は、シリコン以外の材料によるトランジスタ(FET)をモノリシックに積層する技術を指す。例えばシリコン半導体は電子に比べると正孔の移動度が低い。すなわち理論的な動作周波数はpチャンネルMOSFETが低く、nチャンネルMOSFETが高い。
この弱点を補うために、pチャンネルMOSFETをゲルマニウム(Ge)で作る。ゲルマニウムは正孔の移動度がシリコンよりも高い。シリコンのnチャンネルMOSFETの上にゲルマニウムのpチャンネルMOSFETを積層することで、CMOSロジックの動作周波数を高められる。積層技術としてはモノリシック積層とウエハー貼り合わせ積層の両方がある。
3番目の「新機能」は、CMOSロジックに不揮発性RAMを埋め込む技術を指す。多層配線工程(BEOL)の途中に記憶素子の層を挿入し、トランジスタ工程(FEOL)で製造したセル選択トランジスタと接続してメモリセルを構成する。磁気抵抗メモリ(MRAM)、相変化メモリ(PCM)、抵抗変化メモリ(ReRAM)でそれぞれ試作例があり、一部はマイクロコントローラー(マイコン)で埋め込みフラッシュメモリの代わりとして実用化されている。
埋め込みフラッシュメモリは書き換えがブロック単位であるのに対し、上記の不揮発性RAMはビット単位の書き換えが可能だ。またCMOSロジックの微細化に追随できるという利点を備える。埋め込みフラッシュメモリの微細化は40nm世代〜28nm世代の製造技術ノードが限界だとされており、BEOLで不揮発性RAMを埋め込む技術は28nm以降のロジック世代で埋め込みフラッシュメモリを置き換えると期待されている。
(次の記事を読む)
⇒「福田昭のデバイス通信」連載バックナンバー一覧
Copyright © ITmedia, Inc. All Rights Reserved.