メディア
ニュース
» 2021年05月12日 10時30分 公開

複数AIアクセラレーター搭載の評価チップを試作AIチップの設計期間を半分以下に

新エネルギー・産業技術総合開発機構(NEDO)と産業技術総合研究所(産総研)および、東京大学は共同で、仕様が異なる6種類のAIアクセラレーターを搭載した評価チップ「AI-One」を設計、試作を始めた。これを活用すると、短い期間で安価にAIチップの設計と評価が可能になる。

[馬本隆綱,EE Times Japan]

28nmCMOSプロセスを用いて製造

 新エネルギー・産業技術総合開発機構(NEDO)は2021年5月、産業技術総合研究所(産総研)や東京大学と共同で、仕様が異なる6種類のAIアクセラレーターを搭載した評価チップ「AI-One」を設計、試作を始めたと発表した。これを活用すると、短い期間で安価にAIチップの設計と評価が可能になるという。

 NEDOはAIチップの開発を加速するため、産総研や東京大学と共同で、東京大学浅野キャンパス(東京都文京区)内の武田先端知ビルにAIチップ設計拠点を設け、半導体設計に必要となる共通基盤技術の開発やEDAツール、標準IPコアなどの整備を進めてきた。

 中小・ベンチャー企業などが開発する独自のAIアクセラレーター向け評価プラットフォームの構築もその1つである。共通基盤技術として標準システム回路や検証回路、テスト回路および、評価ボードなどを用意し、AIアクセラレーター向け評価プラットフォームとして提供する。これらを活用することで、各企業が開発したAIアクセラレーターを実環境で動作させ、評価することが可能になるという。

AIアクセラレーター向け評価プラットフォームの活用イメージ (クリックで拡大) 出典:NEDO

 今回、仕様が異なる6種類のAIアクセラレーターを搭載した評価チップの設計を完了。外部のファウンドリに委託し、28nmCMOSプロセスを用いて試作を始めた。エッジAI向け評価プラットフォームには、複数のAIアクセラレーターやデュアルコア構成のCPU、チップ内ネットワーク、テスト回路および、LPDDRやPCIeといったインタフェースなどを集積している。

エッジAI向け評価プラットフォームの回路ブロックイメージ 出典:NEDO

 AIアクセラレーター開発者は、AIチップ設計拠点にある設計クラウド上で、各自が開発したAIアクセラレーターを評価プラットフォームに組み込めば、チップ実装時の動作周波数や消費電力、性能などを設計段階で見積もることが可能になる。これにより、AIチップの開発時間を、従来の45%以下に短縮できるという。複数のAIアクセラレーターを同一チップ上に集積し評価できるため、試作コストの低減にもつながるとみている。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.