メディア
パワーエレクトロニクス最前線 特集
ニュース
» 2021年06月02日 09時30分 公開

産総研、SiCモノリシックパワーICの開発に成功縦型MOSFETとCMOSを1チップに

産業技術総合研究所(産総研)は、SiC(炭化ケイ素)半導体を用い、縦型MOSFETとCMOS駆動回路をワンチップに集積したSiCモノリシックパワーICを開発、そのスイッチング動作を確認した。SiCモノリシックパワーICを実現したのは世界で初めてという。

[馬本隆綱,EE Times Japan]

「p型MOSFETの出力電流増大」と「高電圧絶縁」を同時に達成

 産業技術総合研究所(産総研)は2021年5月、SiC(炭化ケイ素)半導体を用い、縦型MOSFETとCMOS駆動回路をワンチップに集積したSiCモノリシックパワーICを開発、そのスイッチング動作を確認したと発表した。SiCモノリシックパワーICを実現したのは世界で初めてという。

 産総研はこれまで、独自構造のSiC縦型パワーMOSFETとして、IE-MOSFET(Implantation&Epitaxial MOSFET)やIE-UMOSFET(Implantation&Epitaxial Trench MOSFET)を開発してきた。また、駆動回路として用いるSiC CMOSの要素技術開発や、SiCパワーデバイスを用いたスイッチング技術の研究などにも取り組んできた。今回はこれらの研究成果を結集した。

 開発したSiCモノリシックパワーICは、ワンチップ上にIE-UMOSFETとSiC CMOS駆動回路を集積している。縦型MOSFETとして採用したIE-UMOSFETは、表面に設けた溝の側壁に半導体領域(チャネル)を形成した構造で、オン状態での抵抗を大幅に低減したという。CMOS駆動回路はIE-UMOSFETと共通のp型層上に形成した。

開発したモノリシックパワーIC技術の概念図 出典:産総研

 こうした構成にすることで、「p型MOSFETの出力電流増大」と「高電圧絶縁」を同時に達成した。一般的なSiC CMOSは、p型MOSFETの出力電流がn型MOSFETの出力電流より大きく劣る。今回用いたIE-UMOSFETは、p型層が結晶品質の高いエピタキシャル膜で形成されており、製造プロセスをほとんど変更せずに、エピ埋め込みチャネルを作り込むことができたという。この結果、p型MOSFETの出力電流を従来の4倍に増やすことができた。

 IE-UMOSFETと共通の耐電圧構造内にSiC CMOSを形成することで、CMOS駆動回路を1500Vのドレイン電圧から絶縁している。このために新たな製造プロセスを追加する必要もないという。

上図は開発したモノリシックパワーICの断面模式図、下図はエピ埋め込みチャネルの効果と耐電圧特性 (クリックで拡大) 出典:産総研

 試作したSiCモノリシックパワーICを、ドレイン電圧600V、ドレイン電流10Aでスイッチング動作させ、「ターンオフ」および、「ターンオン」の動作波形を確認した。これにより、SiCモノリシックパワーICによるスイッチング動作を世界で初めて実証した。

開発したモノリシックパワーICのスイッチング動作波形 出典:産総研

 産総研は今後、SiC CMOS駆動回路の出力電流をさらに大きくし、SiCモノリシックパワーICの高速スイッチングを目指す。さらに、センサーやロジック回路などの集積化にも取り組む予定である。

 今回の研究成果は、産総研先進パワーエレクトロニクス研究センターパワーデバイスチームの岡本光央主任研究員や原田信介研究チーム長、パワー回路集積チームの八尾惇研究員、佐藤弘研究チーム長らによるものである。

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.