講演では、「SoIC」技術による3次元集積が、体積当たりの相互接続数(接続密度)を急速に増やしていくとの予測を示した。シリコンダイを積層したときの接続ピッチを詰めることで、面積当たりの接続数を増加させる。体積当たりの接続数は年率2倍で急増すると予測する。2020年には立方ミリメートル当たりの接続数は10の7乗(1000万)だった。それが2035年には、10の9乗(10億)と15年で100倍になると見込む。
接続ピッチの短縮に寄与するのが、バンプなしでシリコンダイの表面同士を接続する「ハイブリッド接合(Hybrid Bonding)」技術である。シリコンダイの表面には銅(Cu)電極と絶縁膜が形成してあり、Cu電極同士の位置を合わせて張り合わせる。貼り合わせの対には、「CoW(Chip on Wafer)」と「WoW(Wafer on Wafer)」がある。講演では、電極ピッチが0.9μmと非常に短い「CoW」の試作例を示していた。
試作したCoWの接合は、温度サイクル試験(1000サイクル)を経ても抵抗値の上昇がみられなかった。0.9μmと短いピッチは、接続密度のロードマップでは2035年に対応する。言い換えると、2035年までの接続密度向上は実現性が見えていることになる。
(次回に続く)
⇒「福田昭のデバイス通信」連載バックナンバー一覧
Copyright © ITmedia, Inc. All Rights Reserved.