モバイル向け小型薄型パッケージ「InFO」が進化：福田昭のデバイス通信（330） TSMCが開発してきた最先端パッケージング技術（3）

TSMCが開発してきた先進パッケージング技術の最新動向を紹介する。始めは全体のトレンドを示す。

[福田昭，EE Times Japan]

CoWoS、InFOにSoICを組み合わせる

　高性能プロセッサとその関連技術に関する国際学会「Hot Chips」がことし（2021年）8月22日〜24日にオンラインで開催された。「Hot Chips」は高性能プロセッサの最新技術情報を入手できる貴重な機会として知られている。会期は3日間で、初日が「チュートリアル（Tutorials）」と呼ぶ技術講座、2日目と3日目が「カンファレンス（Conference）」と呼ぶ技術講演会となっており、講演会とは別にポスター発表の機会も用意される。オンライン開催となったことしは、あらかじめ録画されたビデオをプログラムに沿って公開する形式となった。参加登録者は開催後も一定の期間は、オンデマンドで講演を聴講できる。

　初日の「チュートリアル（Tutorials）」では、13件の講演が実施された。その中で「先進パッケージング技術」に関する講演「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」が極めて興味深かった。講演者はTSMCで研究開発担当バイスプレジデント（現在はシステム集積化手法開発担当バイスプレジデント）をつとめるDouglas Yu氏である。

　そこで本講演の概要を前々回から、シリーズでお届けしている。なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

　前々回と前回は、半導体パッケージング技術の最先端動向を説明した。過去に半導体の集積密度向上をけん引してきた微細化だけでは、巨大化するシステムの性能を従来通りには伸ばせない。チップレット化や2.5／3次元集積化などの先進パッケージング技術の併用が不可欠となる。

講演「TSMC packaging technologies for chiplets and 3D（チップレットと3次元集積に向けたTSMCのパッケージング技術）」のアウトライン［クリックで拡大］出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　今回からは、TSMCが開発してきた先進パッケージング技術の最新動向を紹介していく。始めは全体のトレンドを示す。

　TSMCの先進パッケージング技術は、高性能コンピューティング向けの「CoWoS（Chip on Wafer on Substrate、コワース）」とモバイル向けの「InFO（Integrated Fan-Out、インフォ）」から始まった。CoWoSは2012年ころから製品に採用されており、10年の量産実績がある（参考記事：「高性能コンピューティング向けの2.nD（2.n次元）パッケージング技術」）。InFOは2016年にスマートフォン「iPhone 7」用アプリケーションプロセッサ「A10」に採用されたことで、良く知られるようになった（参考記事：「TSMC、Apple「A10/A11」をほぼ独占的に製造か」）。

TSMCの最先端パッケージング技術とその進化。横軸は時間、縦軸は相互接続の密度とパッケージの大きさ［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　CoWoSとInFOはオリジナルの開発から10年を経過しており、これまでにいくつかの派生品を生み出してきた。また最近では、SoIC（System on Integrated Chips）の開発によってCoWoSあるいはInFOとSoICを組み合わせた3次元（3D）パッケージが登場した。

フリップチップCSPよりも高性能な「InFO_B」を開発

　ここからはInFOの派生品に注目しよう。InFOのオリジナルは、「InFO PoP（Package on Package）」と呼ぶInFOの上に低消費電力版DRAM（パッケージ封止品）を搭載することが標準的だった。主な用途はスマートフォンのアプリケーションプロセッサ（AP）である。APをInFOに封止してメインメモリ（DRAM）を搭載することで、1つの小型薄型モジュールにまとめていた。

InFO PoPとInFO_B、FCCSPの概略。下の表はInFO_BとFCCSPの比較（外形寸法はいずれも14mm角）［クリックで拡大］ 出所：TSMC（Hot Chips 33の講演「TSMC packaging technologies for chiplets and 3D」のスライドから）

　最近では、DRAMの搭載をTSMC以外の企業で可能にした「InFO_B（Bottom Only）」を開発した（TSMCのニュースリリース）。フリップチップCSP（FCCSP）と比べ、高い性能を実現したとする。14mm角と同じ外形寸法のパッケージでInFO_BとFCCSPを比較すると、InFO_Bは電源電圧降下の抑制、収容可能なダイサイズとダイ厚みの拡大、といった点で優位に位置した。

　InFOではもう1つ重要な開発に、高性能コンピューティング（HPC）向けへの改良がある。こちらについては次回以降に述べたい。

（次回に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧