チップレットの普及拡大へ、「UCIe 1.0」が登場：Intelなど10社が業界団体も設立（1/2 ページ）

UCIe（Universal Chiplet Interconnect Express）は、パッケージ内のチップレットの相互接続を定義するオープン規格だ。UCIe策定の参加メンバー企業は、Advanced Semiconductor Engineering（ASE）、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung Electronics、TSMCの10社である。【訂正あり】

[Gary Hilson，EE Times]

　UCIe（Universal Chiplet Interconnect Express）は、パッケージ内のチップレットの相互接続を定義するオープン規格だ。UCIe策定の参加メンバー企業は、Advanced Semiconductor Engineering（ASE）、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung Electronics、TSMCの10社である。中でもIntelは、初期仕様を提供するなど重要な役割を担っている。

　2022年3月には、上記10社による推進団体の設立と、「UCIe 1.0」が発表された。ダイ間のI/O物理層やプロトコル、ソフトウェアスタックモデルなどの仕様を定め、PCI Express（PCIe）やCompute Express Link（CXL）などの業界規格を利用するという。

　UCIeの実現は、まだ先のことになるだろう。チップレット自体は決して新しいものではないが、最近注目を集めていることから、「正式な標準規格やベストプラクティスが必要なのではないか」という懸念が生じていたところだ。

「ムーアの法則」継続の手段として注目を集めるチップレット

　チップレットは近年、大きな関心を集めているが、その理由としては、既にその機能が実証済みであることの他、半導体メーカーが現在直面している共通の問題点の解決に向けてサポートを提供可能であることなどが挙げられる。チップレットは、「ムーアの法則」の継続に向けた半導体設計／統合のための手法を提供できるとされている。ムーアの法則が誕生してから、今や約60年がたとうとしている。また近年では、半導体製造技術の進化のペースが徐々に衰えてきているところだ。

　チップレットは、1965年以来ずっと半導体分野の経済的基盤とされてきた「半導体チップのトランジスタ密度は、2年ごとに2倍になる」というサイクルに戻れる可能性を提供する。統合型パッケージソリューションの中で、1つのシリコンダイを複数のスモールダイで置き換えることにより、シリコンに搭載可能なトランジスタの数を増やせるようになる。

　UCIeの議長であり、Intelのシニアフェローを務めるDebendra Das Sharma氏は、「現在、プロセッシングに対する需要の高まりはとどまるところを知らず、多くのメーカーが設計の限界に達しようとしている。このためさまざまなメーカーが、チップレットを独自開発のメカニズムで接続することにより、スケールアップソリューションを効率的に提供しているところだ」と述べる。

　チップレットが魅力的な理由としては、微細化と歩留まりの向上を同時に実現できるというメリットがあることの他、広く知られた実証済みのコンポーネントや技術を使用して構築可能である点などが挙げられる。テスト／パッケージングが原因の一部となって不具合を発生させる可能性を低減できるためだ。もう1つチップレットのメリットとしては、メーカー各社が、他社製のダイを組み合わせることが可能なため、デバイスを構築する際に自社の強みに注力することができるという点がある。

【訂正：2022年5月10日17時10分　当初、「歩留まりの低下と向上を同時に実行できる」としておりましたが、「微細化と歩留まりの向上を同時に実現できる」の誤りです。お詫びして訂正致します。】

　またチップレットは、次世代プロセスノードへの移行が必ずしも必要ではないため、価格に対して最高性能を提供することができる。さらに、ある部分では60nmプロセス適用ダイを、他の部分では28nmプロセス適用ダイを取り入れることが可能なため、柔軟性と信頼性の両方を実現できるのだ。