チップレットの普及拡大へ、「UCIe 1.0」が登場：Intelなど10社が業界団体も設立（2/2 ページ）

[Gary Hilson，EE Times]

標準規格の必要性

　しかし、チップレットのおかげで柔軟性が向上するということは、メーカー各社のチップレット設計手法がそれぞれに異なるということを意味する。UCIe 1.0標準規格が導入される以前は、OCP（Open Compute Project）が、物理インタフェース規格であるODSA（Open Domain-Specific Architecture）のサブプロジェクトにおいて、チップレットを組み立てるための一般的なプロセスを確立すべく、ベストプラクティスをまとめる作業を進めていた。

　もう1つ、チップレットエコシステムの明確化を目指すメーカーの例として挙げられるのが、コンピュータハードウェアメーカーであるzGlueだ。同社は、カスタムチップを構築するためのプラットフォームおよびプロセスをオンデマンドで提供することにより、ハードウェアメーカー各社が市場投入までの時間短縮を求める圧力の高まりに対応できるよう、サポートを提供している。

UCIeの目標は、ヘテロジニアスインテグレーションをサポートするオープンチップレットのエコシステムを構築することだ［クリックで拡大］ 出所：UCIe

　UCIe 1.0規格も、それと同様の目標を掲げている。半導体業界全体を、オープンプラットフォームを中心として連携させることにより、ヘテロジニアスインテグレーションをサポート可能な、チップレットベースのソリューションの実現を目指していく。これにより、プロセスノードや工場、ベンダーなどがさまざまに異なる多様なチップレットに対して、柔軟性を維持できるようになるのだ。

　Das Sharma氏は、「チップレットのヘテロジニアスインテグレーションは、幅広い規模の経済を実現する上で必要である。既存のチップレットを再利用することで、市場投入までの時間短縮が可能になる」と述べる。

　UCIe 1.0規格は、ダイ間の物理層やプロトコルスタック、ソフトウェアモデル、コンプライアンステストなどのインターコネクトを完全に標準化することが実証されている。このためエンドユーザーは、マルチベンダーエコシステムのコンポーネントを組み合わせてSoC構築を実現することが可能になる。「UCIe 1.0規格は、業界全体に大変革をもたらし、メーカー独自のSoCを構築するための方法として採用されるだろう」（Das Sharma氏）

　さらに同氏は、「UCIeコンソーシアムの目標は、UCIe 1.0規格が強制力や性能、コスト特性を確実に提供できるようにすることだ。電力効率に優れた方法で、高帯域幅を提供できるようにしていきたい。そうすれば、超低レイテンシかつ高コスト効率、低消費電力で、幅広い帯域幅を提供可能なシステムを構築できるようになる」と説明する。

　同氏は、「物事の機能の仕方を明示可能な、相互運用性も重要である。われわれとしては、フルスタックを確実に定義したい考えだ。もしプラグアンドプレイを採用する場合は、また一から作り直すことは避けたいため、既存のソフトウェアを利用するつもりだ」と述べている。

　CXL／PCIe規格は、ボードツーボードインタフェースであり、汎用ユースケースに対応可能なため、プロトコルとして選定されている。PCIe／CXL.ioはI/Oアタッチを、CXL.memはメモリユースケースを、そしてCXL.cacheはアクセラレーターユースケースを扱う。PCIeやCXLと同様に、UCIeも相互運用性に焦点を当てていく。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク