STT-MRAMなどの低消費電力書き込み技術を開発：磁気電気結合係数は従来の2倍以上

大阪大学と東京工業大学の共同研究グループは、スピントロニクス界面マルチフェロイク構造を開発し、これまでの2倍以上という性能指標（磁気電気結合係数）を達成した。電界印加による磁化方向の繰り返しスイッチングも実証した。

[馬本隆綱，EE Times Japan]

Co₂FeSiとPMN-PTによる界面マルチフェロイク構造を作製

　大阪大学と東京工業大学の共同研究グループは2022年5月、スピントロニクス界面マルチフェロイク構造を開発し、これまでの2倍以上という性能指標（磁気電気結合係数）を達成したと発表した。電界印加による磁化方向の繰り返しスイッチングも実証した。STT-MRAMなどにデータを書き込む時の消費電力を、従来の電流印加方式に比べ3桁も小さくできるとみている。

　STT-MRAMなどのスピントロニクスメモリデバイスは、次世代の半導体不揮発メモリとして期待されている。ただ、磁気トンネル接合素子を記憶素子として用いるため、磁化方向を制御して情報を書き込むには、大電流を印加する必要がある。これによって電力消費が大きくなっていた。

　こうした中で、消費電力を抑える技術として開発が進められているのが「電界印加方式」である。特に、強磁性体（磁石）と圧電体で構成される界面マルチフェロイク構造を利用した方式が注目されている。圧電ひずみが強磁性体に広く伝わることで、強磁性体の磁化方向を制御する手法である。ただ、実用レベルでは性能指数や使用する材料に課題があったという。

上図は界面マルチフェロイク構造と電界印加による磁化方向制御の模式図。下図は界面マルチフェロイク構造における性能指標（磁気電気結合係数）の現状 出所：大阪大学他

　共同研究グループは今回、高いスピン偏極率を有するCo系ホイスラー合金磁石「Co₂FeSi」と、高い圧電性能を有する圧電体「Pb（Mg_1/3Nb_2/3）O₃-PbTiO₃（PMN-PT）」を組み合わせて、新しい界面マルチフェロイク構造を作製した。この結果、1.8×10^-5s/mという磁気電気結合係数を実現した。この値は、従来の最高値に比べ2倍以上だという。さらに、電界印加による不揮発メモリ状態の繰り返しスイッチングも実証した。

　現行の電流印加方式を用いたスピントロニクスデバイスでは、書き込み電力がビット当たり約0.1pJであった。新たに開発した電界印加方式を用いると、ビット当たり約0.1fJという、極めて小さい電力消費を実現できるという。従来に比べると3桁も低い値である。

電界印加によって磁化方向（状態）を制御する様子 出所：大阪大学他

　今回の研究成果は、大阪大学大学院基礎工学研究科の藤井竣平氏（当時は大学院博士前期課程）と宇佐見喬政特任研究員、浜屋宏平教授、同大学大学院工学研究科の白土優准教授および、東京工業大学物質理工学院の合田義弘准教授らによるものである。