自動車業界だけではない、SiCのポテンシャルを評価する：技術開発で拡大する市場（2/2 ページ）

[Peter Gammon, Arne Benjamin Renz, Guy Baker，EE Times]

SiC MOSFETの電圧の下限

　SiC MOSFETの下限は、引き続き650Vにとどまると予測するのが無難ではないだろうか。図2が示すユニポーラリミットのグラフは、既存の商用SiCデバイスをマッピングして、ブロッキング電圧に対する抵抗値をプロットしたものだ。この図から、技術の限界が分かる。ブロッキング電圧のドリフト領域が650Vで厚みがわずか5μmまで縮小されると、デバイスの抵抗は、SiCチャネル領域と基板からの固定抵抗が支配的になり、それ以上抵抗は低下することはない。650V SiC MOSFETは、今後の世代で改良の余地が大きいと思われるが、300V SiC MOSFETを実用化するために、この固定抵抗を十分に下げることは困難であろう。

　このような低電圧の場合、Qorvo／UnitedSiCのCascode JFETのようにチャネルを持たないデバイスには、RDS（on）（ドレイン-ソース間オン抵抗）で有利であり、ウエハーをある程度薄くすることができるため、極めて低抵抗のSiC FETを実現できるのだ。実際に、業界互換性のある手法を用いてSiCチャネル移動度をどれくらいまで高められるのかという現実的な限界を考慮すると、SiC JFETは、600V未満の定格電圧を達成可能な唯一のデバイスであると考えられる。

図2：650Vおよび1200V SiCデバイスのユニポーラリミット［クリックで拡大］ 出所：PGC SiC Consultancy

SiCのスケールアップ

　図2は、既存のSiC技術の限界を二点鎖線で示しているが、ここから、「SiCは650／1200Vにおいて優れた技術だが、より高い電圧でさらなる性能向上を実現できる可能性を持っている」ということが分かる。ドリフト領域を30μmまで拡大して定格3.3kVのデバイスをサポートすれば、その抵抗は基板やチャネルを上回り、技術の限界をさらに押し上げることになる。このため将来的には、既存のSiCデバイスの品質レベルに焦点を合わせた高電圧SiC MOSFETが、10kVまでの電圧で、既存のSi技術に対して優位に立つ可能性がある。

　さらにグリッド用途向けとして、15kVのIGBTや20＋kVのサイリスタなど、より高電圧のデバイスの実現に向けて扉が開かれた。このような技術開発は、基板がグラインディングやCMP（化学的機械研磨装置）によって除去される前にN＋基板上でエピタキシャル成長を利用することで、十分な進展を遂げてきた。さらに、エピタキシャル成長後のSiCのキャリア寿命が非常に低いという欠点が、寿命向上のための酸化プロセスによって改善され、20＋kVのバイポーラデバイスでも、シリコンと同様の低い伝導損失を実現することが可能になった。

　技術的には、SiC MOSFET技術のスケーリングを妨げるものはほとんどない。3.3kVのデバイスは学術的にかなり成熟しており、10kV程度までの良質なエピタキシャル層を作る技術も既に存在している。自動車関連製品ではなく、これらのデバイスを生産するための研究開発時間と能力を見つけることが、残された最大の障壁のように感じられる。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク