Flex LogixがAIチップ提供を停止、今後はIP提供へ：シェア拡大に向け最善策を模索

スタートアップのFlex Logix Technologiesが、AIアクセラレーター事業についてビジネスモデルを転換する。チップの提供は停止、今後はIPビジネスに切り替える。

[Sally Ward-Foxton，EE Times Japan]

　組み込みFPGA（eFPGA）を手掛けるFlex Logix Technologies（以下、Flex Logix）のCEO（最高経営責任者）を務めるGeoff Tate氏が米国EE Timesに語ったところによると、「AI（人工知能）アクセラレーターチップ『InferX X1』の販売を停止し、代わりに同アーキテクチャをライセンス可能なIP（Intellectual Property）として市場投入する」という。

　Tate氏は、「チップとボードの市場は比較的小さいことが分かった。自動車分野以外にはあまり大きな顧客は見込めないが、自動車分野に参入するのはスタートアップにとっては難しい。そこで、テクノロジー市場でシェアを獲得する最善の方法は、当社が開発した全ての技術をライセンス供与するという結論に至った」と述べた。

Flex Logixの「InferX X1」チップ（ボードの中央）［クリックで拡大］ 出所：Flex Logix

　IPに軸足を移したAIチップ企業はFlex Logixだけでない。エッジAI分野での競争が激化する中、アクセラレーターチップの開発を手掛けるQuadricも最近、同様の動きをとった。

　InferX X1は、7〜13Wのエンベロープで、自動運転や医療機器、ロボット工学向けに販売された。Flex Logixは、エッジサーバと「mini-ITX x86」システムの両方に向けてチップとモジュールを販売していた。

　Tate氏は、「当社はこの事業に強い関心を持っていたが、顧客数も販売数もそれほど多くは獲得できなかったため、同事業の収益性は魅力あるものではなかった。しかし、顧客からは『チップに統合したい』と多くの関心が寄せられた」と語った。

　InferX X1を発売する前は、eFPGA（FPGA IP）がFlex Logixの主要事業だった。Tate氏によると、顧客の設計の勢いは加速しており、Flex LogixのeFPGA IPを使用して動作するチップは20種類以上あり、さらに20種類のチップが設計中だという。同ビジネスの大部分を占めているのは依然として米国の防衛アプリケーションであるが、商業分野も伸びている。ライセンシー（ライセンス使用者）には、ソシオネクストやルネサス エレクトロニクスなどがいる。

AI向けとDSP向けを用意

　InferX IPは、Flex LogixのeFPGAをDSPおよびAI向けに最適化したバージョンを求める顧客の声から誕生した。DSPとAIのワークロードはどちらも、多くのMAC操作を必要とする。Tate氏によると、Flex Logixの共同設立者であるCheng Wang氏が、GPUに対抗するには別の何かが必要だと気付き、MACをテンソルプロセッサに集約する計画を立てたという。その結果、FPGAよりもこれらの用途に特化した64 MACテンソルプロセッサが開発された。コンピューティングはハードウェアに組み込まれているが、再構成可能なFPGAインターコネクトを備えているため、再構成可能性は維持されるという。

　新しいIP製品は、DSP用とAI用の2つの形態で提供される。Tate氏によると、ハードウェアIPは同じだが、ソフトウェアスタックは異なるという。

　「AIはより大きな市場だが、信号処理は（シェアを獲得しやすい）市場になる」とTate氏は述べる。「変化が激しいAIとは異なり、FETは100年前からあまり変化していない。顧客は、より低消費電力で、より低コストで、より多くのものを求めているだけだ」（同氏）

　InferX DSPは、ギガサンプル/秒のストリーミングが可能で、プロセッサタイルは異なるDSPオペレーションを実行でき、オペレーションを連鎖させることができる。このIPは柔軟な対応を可能にする。例えば、FFTはオンザフライでサイズを切り替えられ、FIRフィルターのタップ数は任意の数で選ぶことができ、複雑な行列反転も任意のサイズを選択できる。タイルの再構成は約3マイクロ秒で可能。コンピュートタイル当たり4000個のLUT（ルックアップテーブル）がある。

　Tate氏によれば、TSMCの「N5」プロセスで製造した場合、InferXの1つのコンピュートタイルのサイズは約5〜6mm²で、リコンフィギュラブルインターコネクトはその20％程度だという。

　AIアクセラレーター向けとして提供されるIPは、InferX X1チップに搭載されていたものの次世代バージョンになる。Flex Logixによれば、同バージョンでは、重みをリロードせずに複数のセグメントのデータを処理できる技術（同社はこれを「SWMD（Single Weight Multiple Data）」と呼ぶ）を用いているという。

　InferX IPは、8通りのSWMDオペレーションを実行できる。TSMCの「N7」プロセスで製造した場合のシリコン（コンピュートタイルは2個）サイズは15mm²で、YOLOv5のモデルにおいて、1秒当たり175回の推論が可能になるとする。

「InferX IP」のタイルの概要［クリックで拡大］ 出所：Flex Logix

【翻訳：滝本麻貴、編集：EE Times Japan】

原文へのリンク