メディア
パワーエレクトロニクス最前線 特集

東芝D&S、SBD内蔵SiC MOSFETのオン抵抗を低減深さの異なるバリア構造を導入

東芝デバイス&ストレージ(東芝D&S)は、高い信頼性と短絡耐久性を維持しながら、低オン抵抗を実現した「SBD内蔵SiC(炭化ケイ素)MOSFET」を開発した。深さの異なるバリア構造を導入することで実現した。

» 2024年06月05日 10時30分 公開
[馬本隆綱EE Times Japan]

1.2kV級のSBD内蔵MOSFETを試作、オン抵抗は2.0mΩcm2

 東芝デバイス&ストレージ(東芝D&S)は2024年6月3日、高い信頼性と短絡耐久性を維持しながら、低オン抵抗を実現した「SBD内蔵SiC(炭化ケイ素)MOSFET」を開発したと発表した。深さの異なるバリア構造を導入することで実現した。

 SiCを用いたパワー半導体は、シリコンベースのパワー半導体に比べ、高耐圧で高速スイッチングに対応するなどの特長がある。このため、電動化が進む自動車や小型化が求められる産業機器といった分野で注目されている。ただ、SiC MOSFETは逆導通動作によって素子のオン抵抗が増加するという課題もあった。

 SiC MOSFETのオン抵抗を低減すれば、短絡動作した時にMOSFET部へ必要以上の電流が流れ、短絡動作の耐久性が低下する。また、逆導通動作の信頼性を改善するため、内蔵SBDを動作しやすくしても、短絡動作の耐久性が低下する要因になるという。これらの対策として、バリア構造を深く形成する方法もあるが、ダイオード通電の信頼性が低下するという課題もあった。

 今回東芝D&Sが採用したのは、「浅い領域」と「深い領域」に作り分けたバリア構造の導入である。深いバリア領域で、短絡動作時に生じるMOSFET部からの過剰電流を抑制し、SBD部の漏れ電流を低減する。一方、浅いバリア領域を残すことで、バリア部に妨げられずにSBDからの電流が拡がる効果を両立させた。

 東芝D&Sは、開発した技術を活用しながらデバイス構造を最適化した1.2kV級のSBD内蔵MOSFETを試作した。試作した素子のオン抵抗は2.0mΩcm2で、従来構造の素子に比べ約26%低減できた。なお、2023年12月よりテストサンプル品を一部顧客に提供していて、顧客側で性能評価中だという。

従来のデバイス構造と今回開発したデバイス構造の比較 従来のデバイス構造と今回開発したデバイス構造の比較[クリックで拡大] 出所:東芝D&S
デバイス構造を最適化し、実測した試作素子のオン抵抗 デバイス構造を最適化し、実測した試作素子のオン抵抗[クリックで拡大] 出所:東芝D&S

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.