JDIの液晶の知見、先端半導体パッケージングの中核技術に：セラミック基板に高精細RDL

ジャパンディスプレイ（JDI）は「JPCA Show 2025」に台湾を拠点に先端半導体パッケージングやセンサーを手掛けるPanelSemiと共同で出展し、セラミック基板上に高精細RDL（再配線層）配線を形成したサンプルを展示した。

[浅井涼，EE Times Japan]

　ジャパンディスプレイ（JDI）と台湾を拠点に先端半導体パッケージングやセンサーを手掛けるPanelSemiは「JPCA Show 2025」（2025年6月4〜6日、東京ビッグサイト）に共同で出展し、セラミック基板上に高精細RDL（再配線層）配線を形成したサンプルを展示した。

セラミック基板上に高精細RDL（再配線層）配線を形成したサンプル［クリックで拡大］

セラミック基板上に高精細RDL（再配線層）配線を形成したサンプル［クリックで拡大］

　AIや高性能コンピューティング（HPC）の需要が伸長する昨今、半導体パッケージング技術のさらなる革新が求められている。中でもガラスやセラミックなどの新素材を用いた高性能基板には、従来の有機基板では実現困難だった高精細配線や寸法安定性、熱膨張制御の課題解決が期待されている。特に、RDLの高精細配線を実現する技術は、先端半導体パッケージングの中核として注目されているという。

　JDIは現在、ディスプレイ事業の技術やアセットを活用した半導体パッケージング事業の拡大を図っている。2025年2月には、PanelSemiと提携してガラスをキャリアとした有機インターポーザーや半導体パッケージング用セラミック基板を共同で開発し、JDI石川工場で生産する計画を発表していた。

　今回展示したセラミック基板上の高精細RDL配線は両社の提携の一環だ。JDIがディスプレイ事業で培ってきたガラス基板での高精細加工技術を活用している。高精細RDL配線は、配線幅／間隔を数ミクロンレベルまで微細化できるので、複数のチップを最短距離で収められるという。これによって信号遅延の抑制や消費電力の削減も期待できるほか、設計の自由度も高まる。

高精細RDLセラミック基板の利点［クリックで拡大］ 出所：ジャパンディスプレイ

　基板材料にセラミックを採用したのは、従来の有機基板と比べて反りが少なく、熱膨張や放熱性の問題も軽減されるためだ。セラミックの熱膨張係数はシリコン（Si）と近いので、チップとの熱膨張差が小さく、機械的ストレスを低減できる。