2nm以降の世代では、FETがGAAからCFETへ移行し、配線技術においては裏面電源供給(Back Side Power Delivery Network、BSPDN)が採用されようとしている(図10)。
BSPDNとは、トランジスタおよび信号用配線をウエハーの表面に形成した後、電源供給線をトランジスタの裏面に構築する技術である。Intelはこの技術を「Power Via」と呼び、「18A」プロセスから採用する見込みである。
BSPDN(あるいはPower Via)が必要とされる理由は、主に2つある。
1つ目は、従来の電源供給方式では、トランジスタや信号線の上部から電源を供給する構造となっていたため、長い電源経路をたどる中で電圧降下が生じやすかった点である。裏面から直接電源を供給すれば、このような電圧降下を大幅に抑制できる。
2つ目は、従来、10層以上の信号線と太い電源線がトランジスタの上部に混在して形成されていたことにより、信号と電源が干渉しやすく、配線設計上の制約が大きかった点である。信号線をウエハー表面に、電源線を裏面に分離することにより、両者の干渉が排除され、ウエハー表面の配線密度を高めることが可能となる。(詳細は拙著記事『裏面電源供給がブレークする予感、そしてDRAMも3次元化に加速 〜VLSI2023』を参照ください)。
さて、上記のようにGAA世代ではBSPDNが本格的に使われる見込みとなっている。そのような中で、Flip FETがどのような思想から生み出されたのかを図11を用いて説明する。
このようにして、FrontsideにFETと信号線を、BacksideにもFETと信号線と電源線をつくることが考案された。それでは、実際に、どのようなプロセスで、このアイデアが実現するのだろうか。
Copyright © ITmedia, Inc. All Rights Reserved.