SiCのスイッチング損失28％削減！ 東芝の新ゲートドライバー技術：EVやデータセンター用電源を小型化（2/2 ページ）

[浅井涼，EE Times Japan]

4つのキャパシターでドライバーICの損失を84％削減

　2つ目は「低損失ゲートドライバー」。キャパシターの数を抑えながら駆動損失を削減するための技術だ。

　従来のゲートドライバーは、パワーデバイスの動作周波数や電流が増えるとデバイスが大型化し、それに比例して駆動損失も増加していた。これによってシステムの電力効率向上や小型化が妨げられていた。

　これまでは駆動損失を削減する方法として「スイッチドキャパシター回路」と呼ばれる回路方式でゲート電圧を階段状に増減させる手法が使われてきたが、これには階段の段数が増えるほど必要なキャパシターの数も増え、小型化は難しくなるという課題があった。

　今回発表した技術は、キャパシターの容量と印加電圧を2進数で重みづけするとともに、独自のスイッチ接続構成を採用することで、必要なキャパシターの数を削減できるというものだ。東芝の試作回路では、4つのキャパシターで9段階の階段状のゲート電圧を生成し、駆動損失を84％削減したという。

　この技術によって、特に軽負荷時の効率向上やシステム全体の小型化が期待される。

東芝の提案回路の構成と階段状駆動による駆動損失削減効果［クリックで拡大］ 出所：東芝

東芝が開発した低損失ゲートドライバーと特性改善効果［クリックで拡大］ 出所：東芝

　東芝は2つの新技術の詳細を、2026年2月15日〜19日に米国カリフォルニア州サンフランシスコで開催される半導体業界最大級の国際学会「2026 IEEE International Solid-State Circuits Conference（ISSCC）」で発表する。