多層配線工程に記憶素子を埋め込む不揮発性メモリ技術（前編）：福田昭のストレージ通信（99）STが語る車載用埋め込み不揮発性メモリ（12）（2/2 ページ）

[福田昭，EE Times Japan]

多層配線工程に記憶素子を埋め込むことの利点

　そこで、28nm以降の微細化に追随可能な埋め込み不揮発性メモリ技術として期待されているのが、多層配線工程に記憶素子を埋め込むタイプの不揮発性メモリ技術である。記憶素子は、上部電極、記憶層、下部電極で構成される。実際には、記憶層は複数の薄膜層で構成されていたり、上部および下部電極と多層配線の間に電気抵抗を下げるための薄膜層が追加されていたりする。

　メモリセルは、ロジックとほぼ同じ1個のMOSFET（セル選択用トランジスタ）と、1個の記憶素子で構成する。MOSFETはロジックと同じ程度に微細化できるし、トランジスタのプロセスには変更が加わらない。したがって埋め込みフラッシュメモリに比べると、ロジックに容易に埋め込める。

　また埋め込みフラッシュメモリでは製造用マスクの追加が20枚前後に及ぶのに対し、多層配線に記憶素子を埋め込む不揮発性メモリでは、最も少ない場合だと追加のマスクは3枚で済む。多くても10枚程度である。このため、ロジックに対する追加コストも埋め込みフラッシュメモリに比べて減らすことが期待できる。

　後編では、多層配線に記憶素子を埋め込むタイプの不揮発性メモリ技術の具体的な姿を解説していく。

（後編に続く）