微細化から脱却を、成長の鍵は“異種統合”：Intelの光トランシーバーなど（2/2 ページ）

[Junko Yoshida，EE Times]

HIを支える3つのIEEEソサイエティ

　Third Millennium Test Solutions（3MTS）のチェアマンであるBill Bottomsによると、「ヘテロジニアスインテグレーションロードマップ（HIR：Heterogeneous Integration Roadmap）」に関しては、SIAとIEEEソサイエティの1つがMOU（了解覚書）に署名したことを受け、2015年から策定に向けた取り組みの基礎が始動したという。Bottoms氏は、ASEグループのASEフェローであるWilliam Chen氏と共に、HIRの共同委員長を務める。

　HIRは2016年までに、IEEE Electronics Packaging Society（EPS）と、IEEE Electronic Devices Society（EDS）、IEEE Photonics Societyの3つのIEEE Societiesから、正式な資金提供を獲得した。また、半導体装置と材料関連の業界団体であるSEMI（Semiconductor Equipment and Materials International）と、米国機械学会ASME（American Society of Mechanical Engineers）のElectronic and Photonic Packaging Division（EPPD）も、HIRへの参加に署名している。

　実際に大きな変化が生じたのは、2017年のことだ。Bottoms氏は、「HIRの取り組みを進めるグループ（HIRグループ）は、世界各国でワークショップを開催し、科学者や研究者、シニアエンジニアなど約1000人の参加者たちが、HIRへの参加を約束した。参加メンバーに関しては、高い品質基準を維持している。技術的な実績を備え、各技術ワーキンググループへの貢献を確約できるメンバーだけを選定している。情報を入手したいだけの傍観者たちを参加させることはない」と述べる。

　Bottoms氏は、HIRの狙いについて、「今後15〜25年の間に登場、拡大するであろう新しい研究分野で求められる技術的な要件を満たすべく、克服すべき課題を認識する」ことをまず挙げている。同氏によれば、現在、基礎研究段階のロードマップを策定しているところだという。

　それぞれの取り組みを細分化して、さまざまな方向に分散させるよりも、業界リソースをプールして将来を見定める方が、はるかに効率が良い。HIRグループは、将来性のあるソリューションのための重要な統合技術を、“複雑なSiPアーキテクチャ”と見なしている。

シリコン＋非シリコン

　Bottoms氏は、「業界では、シリコンダイと非シリコン材料が1つのパッケージに集積された製品が登場するようになってきた。HIの分かりやすい例の1つとして挙げられるのが、Intelのシリコンフォトニクス光トランシーバーだ。Intelは、シリコンのプレーナ型製造技術を適用して、光トランシーバーを量産している」と説明する。

　もう1つの例としては、「Apple Watch 2」が搭載する第2世代SiP「S2」が挙げられる。このSiPモジュールの混合パッケージは、第1世代の「S1」と同様に、1つのモジュールとして形成されている。モジュールには、ベアダイ（CSP［Chip Size Package］、WLP［Wafer Level Package］を含む）としてパッケージングすることが可能なコンポーネントや、既存のワイヤボンディングパッケージの他、PoP（Package on Package）やマルチダイDRAM、NAND型フラッシュメモリなどのマルチチップ設計が搭載されている。

　Bottoms氏は、「Appleは将来に向けて、これまで誰も選択したことがない道を進み、SiPコンセプトを推進してきた」と述べる。技術情報サービスを手掛けるUBM TechInsightsは、Apple Watch 2の分解レポートの中で、「S2は、ダイを42個以上も搭載している。このような小型モジュールとしては、かなりの数のシリコンだといえる」と述べている。Bottoms氏も同様に、S2に98のインターコネクトが搭載されていることに驚いたという。

　Lu氏は、「HIの勢いが増していることは、何よりも喜ばしい。ヘテロジニアスインテグレーションは、もはや自分だけの情熱ではなく、エレクトロニクス業界全体に広がりつつある」と述べる。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク