10nmで苦戦するIntel、問題はCo配線とRuバリアメタルか：湯之上隆のナノフォーカス（9）（3/5 ページ）

» 2019年02月18日 11時30分公開

多層配線の構造とCu配線の限界

　多層配線の構造を図3に示す。現在、ロジックチップの多層配線は、12層程度あり、配線および上下の配線間をつなぐビアを同時に加工するデュアルダマシンというプロセスで形成されている。その配線を形成する要素は、バルク配線、バリアメタル、キャップメタルの三つである。

図3　メタル配線の構造（クリックで拡大）

　2000年頃までは、バルク配線材料としてアルミニウム（Al）が使われていたが、配線の微細化とともに配線抵抗が増大し、信号遅延が起きることが明らかになったため、Alより抵抗値の小さなCuが使われるようになった。

　Cuは絶縁膜中を拡散してしまうため、それを防ぐためにTa（タンタル）やTaN（窒化タンタル）などのバリアメタルを形成する必要がある。また、Ta（N）は、Cuと絶縁膜を接着させる役目も担っている。さらに、Cu配線のエレクトロマイグレーションを防止する効果などがあることから、キャップメタルを形成している。

　ところが、配線の微細化するにつれて、Cu配線およびTa（N）バリアメタルの限界が見えてきた。IBMの野上毅氏が2017年のVLSIシンポジウムで発表した資料によれば、Cu配線の微細化とともに、配線を移動する電子がCu配線のグレインバウンダリで衝突し、さらにTa（N）などのサイドウオールに衝突するために、抵抗値が増大し、信号遅延が避けられない事態となったのである（図4）。