3nm止まりか1nmか、微細化はレジスト開発が鍵：半導体ロードマップの展望（1/2 ページ）

半導体リソグラフィ技術に関する国際会議「SPIE Advanced Lithography 2019」で行われたパネルセッションの中で、エンジニアたちは、「半導体ロードマップはこの先、10年間延長して1nmプロセスまで実現できる可能性もあれば、新しいレジスト材の不足によって、3nmプロセスで行き詰まる可能性もある」と、希望や不安について語った。

[Rick Merritt，EE Times]

　米国カリフォルニア州サンノゼで2019年2月24〜28日、半導体リソグラフィ技術に関する国際会議「SPIE Advanced Lithography 2019」が開催された。この中で行われたパネルセッションの中で、エンジニアたちは、「半導体ロードマップはこの先、10年間延長して1nmプロセスまで実現できる可能性もあれば、新しいレジスト材の不足によって、3nmプロセスで行き詰まる可能性もある」と、希望や不安について語った。

　このセッションは、「ムーアの法則は、間もなく限界を迎えるのではないか」とする長年にわたる予測について、楽観視するために開催された。今回、次世代チップの実現への道のりを進んで行く上で、さまざまな問題が絶え間なく出現し続けたために、結果的に不安をあおるような不透明感が生じていることが明らかになった。

　Samsung Electronicsは2019年2月28日に、EUV（極端紫外線）リソグラフィを適用した7nmチップの生産を開始した。TSMCは2019年6月までに、7+nmプロセス適用チップを発表する予定だとしている。また、ASMLは2019年に、SamsungとTSMC向けに自社開発のEUVシステム「3400C」をアップグレードすることによって、170WPH（Wafer Per Hour：1時間当たりのウエハー処理枚数）と、90+％のアベイラビリティ（可用性）の実現を目指しているという。

課題はレジスト材

　ASMLのバイスプレジデントを務めるTony Yen氏は、「次の大きな課題の一つとして、3nmプロセス向けに優れたレジスト材料を開発することが挙げられる。既存の化学増幅レジスト（CAR：Chemical-amplified Resist）は、既存または次世代プロセス向けとしては適しているが、当社としては新しいプラットフォームを実現したいと考えている」と述べている。

　同氏は、1980年代の248nmのリソグラフィまでさかのぼる、化学増幅レジストの長い歴史について触れながら、「分子レジストのような新しいプラットフォームを重視すべき時が来たといえるだろう」と指摘する。

　また同氏は、「重要な化学物質の年間市場規模は、10億米ドルを下回っていることから、モデルを変える必要がある。前競争的な環境で開発を行ってから、商用レジストメーカー各社にライセンスを供与することも可能だ」と付け加えた。

　しかし、レジストメーカーである富士フイルムのRyan Callahan氏は、Yen氏の見解に反対している。Callahan氏は、「初めて市場に参入した企業が成功を収めて、その他は消え去ることになるため、ビジネスを守るために激しい競争が繰り広げられている。しかし、GLOBALFOUNDRIESなどの一部の企業がEUVを断念したことで、市場規模が縮小してきているため、この先、レジストメーカーが共同企業体を結成して共同開発を行うことはないだろう」と述べる。

ASMLは2019年中に、既存のEUVシステムのアップグレードを予定している 出典：ASML（クリックで拡大）