今回からは、3D NANDフラッシュのベンダー各社のメモリアーキテクチャと要素技術を比較検討する。
フラッシュメモリとその応用に関する世界最大のイベント「フラッシュメモリサミット(FMS:Flash Memory Summit)」が2020年11月10日〜12日に開催された。FMSは2019年まで、毎年8月上旬あるいは8月中旬に米国カリフォルニア州サンタクララで実施されてきた。COVID-19(新型コロナウイルス感染症)の世界的な大流行(パンデミック)による影響で、2020年のFMS(FMS 2020)は開催時期が3カ月ほど延期されるとともに、バーチャルイベントとして開催された。
FMSは数多くの講演と、展示会で構成される。その中で、フラッシュメモリを含めた不揮発性メモリとストレージの動向に関するセッション「C-9: Flash Technology Advances Lead to New Storage Capabilities」が興味深かった。このセッションは4件の講演があり、その中でアナリストによる3件の講演が特に参考になったので、講演の概要をご紹介する。
なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。
前々回から、技術調査会社TechInsightsでシニア技術フェローをつとめるJeodong Choe氏が「Technology Trend:NAND & Emerging Memory(NANDフラッシュメモリと次世代メモリの技術動向)」と題して講演した内容を説明している。前々回は3D NANDフラッシュメモリ(以降は「3D NANDフラッシュ」と略記)各社の開発ロードマップを、前回は代表的なスマートフォンが搭載してきたNANDフラッシュメモリの変遷をご説明した。
今回からは、3D NANDフラッシュのベンダー各社のメモリアーキテクチャと要素技術を比較検討する。ベンダーはSamsung Electronics(Samsung)、Micron Technology(Micron)、Intel、キオクシア、Western Digital(WD)、SK hynix、YMTCの7社である。なおキオクシアとWDは開発と製造で連合を組んでいる。MicronとIntelは、ワード線の積層数で96層の世代までは共同開発で提携していた。96層を超える世代は、独自開発となっている。
始めは3D NANDフラッシュ技術(メモリセルアーキテクチャ)の開発史である。元となる3D NAND技術(BiCS技術)は、東芝が2006年に国際学会で発表した。8層のワード線の積層数と、チャージトラップ技術によるデータ記憶を特徴とする。当時の大容量プレーナーNANDフラッシュは、フローティングゲート技術が主流だった。
東芝に続いてSamsungが、2009年に現在の元となるV-NAND技術を発表する。V-NAND技術もチャージトラップ技術を選択した。SK hynixもチャージトラップ技術を選択して東芝(とWDの連合)およびSamsungと類似の3D NANDフラッシュ技術を開発した。これらの4社がチャージトラップ技術を選択したのは、製造のしやすさを優先したためとみられる。
また国際学会では、台湾のメモリメーカーMacronix International(MXIC)がチャージトラップ技術の3D NANDフラッシュセルを発表したことがある。ただし大容量3D NANDフラッシュの製品化には至っていない。
プレーナー(2D)NANDフラッシュの開発と製造で提携していたIntelとMicronの連合は、3D NANDフラッシュでも共同開発を継続した。そして記憶技術には、プレーナーNANDフラッシュと同じフローティングゲート技術を継続して採用した。チャージトラップ技術に比べてデータ保持特性と高温特性が良好なことが、フローティングゲート技術を採用した理由だとする。なおSK hynixもフローティングゲート技術の3D NANDフラッシュセルを国際学会で発表したことがあるものの、製品には採用しなかった。
このほか、周辺回路とメモリセルアレイを積層してシリコン面積を削減する技術を、MicronとSK hynix、YMTCがそれぞれ開発して製品に導入している。Micron(とIntelの連合)とSK hynixはCMOSロジックの周辺回路の上にメモリセルアレイをモノリシックに積み重ねた。YMTCはCMOSロジックのシリコンウエハーとメモリセルアレイのシリコンウエハーを別々に製造し、両者を張り合わせる。
(次回に続く)
⇒「福田昭のストレージ通信」連載バックナンバー一覧
Copyright © ITmedia, Inc. All Rights Reserved.