TSMCが2nmにナノシート採用、量産開始は2025年を予定：3nmは「息の長いノード」に

[Alan Patterson，EE Times]

　TSMCは、2025年に量産を開始する次の2nmノードの生産にナノシート技術を採用した。それにより、HPC（High Performance Computing）システムにおけるエネルギー消費の削減を狙う。

　競合先であるSamsung ElectronicsとIntelは、早ければ2022年に独自のナノシートデバイスを本格展開する計画であることから、TSMCは2社に後れを取る形になる見込みだ。

　世界をリードするチップファウンドリーであるTSMCは、年次の技術シンポジウムの予告として、少数のニュースメディアに対し今後数年間のロードマップの概要を伝えた。同シンポジウムはこれから数カ月かけて、複数の国／地域で開催される予定だ。TSMCの事業開発担当バイスプレジデントであるKevin Zhang氏によると、同社は、CFET（コンプリメンタリFET）など、ナノシートの後に続くプロセス技術も検証しているという。

トランジスタの構造の推移［クリックで拡大］ 出所：imec

　CFETはナノシート技術の進化形である。n型FETとp型FETを上下に積層し、より高いトランジスタ密度を実現する。データセンターなどのHPCアプリケーションにおけるエネルギー消費は、地球温暖化に大きく影響している。TSMCは、そのようなエネルギー消費の削減を促す新たなトラジスタ構造を模索している。

　Zhang氏は米国EE Timesに対し、「これはトランジスタの一つの選択肢にすぎない。このトランジスタ技術の生産開始については言及できない」と述べた。

二硫化タングステンなど新材料の活用も

　TSMCの技術ロードマップのさらに先には、二硫化タングステン（WS₂）など研究中の新素材がある。Zhang氏は、二硫化タングステンは、より優れた伝導性とエネルギー効率の高い演算を実現すると述べた。また、電子移動度が高いカーボンナノチューブも検証中だという。

　Zhang氏は「こうした新しいデバイスや素材は、当社がスケーリング（微細化）を前進させる上で役立つだろう」と述べた。同氏は、「ムーアの法則」の重要性が損なわれつつある中で、エネルギー効率と低消費電力は、明らかに未来に向けた新たなベンチマークになっていると付け加えた。

　TSMCは2022年後半にも、業界をリードする3nmノードの生産を開始する予定だ。市場調査会社のGartnerによると、それにより、5nmノードでTSMCがシェア9割を占めるFinFETの時代は終わりを迎えるという。3nmと2nmの間には約3年の期間があることになる。

　「われわれは、3nmが息の長いノードになると確信している。3nmには大きな需要あるとみている。一方、3nmから2nmへの移行に関して言うと、ナノシートは、そのトランジスタ構造によりエネルギーならびに演算効率をさらに高めるという観点から、独自の利点を持つ。演算性能の要件で、エネルギー効率がより求められる製品を必要とする顧客は、まず2nmに移行すると考えている」（Zhang氏）

　Samsungは、2022年後半に3nmノードでナノシート技術を初めて導入する予定だ。BernsteinのアナリストであるMark Li氏によれば、それはやや時期尚早かもしれないという。

　Li氏はEE Timesに対し、「Samsungは現在、ナノシートを採用しようとしているが、それによりQualcommやNVIDIAなどの顧客が、リスクを懸念してTSMCへと流れる可能性もある」と述べる。「Intelのナノシート採用計画も、TSMCより恐らく1年ほど早いが、Intelが実行できるかどうかは、また別の問題だ。新しいノードを量産化に適用するには、技術的な準備と実効能力を慎重に判断する必要がある。TSMCは、その能力が優れているのだ」（同氏）

　TSMCの顧客の中には、より多くの技術的利益を得るために、長く3nmを活用する企業もいるだろう。3nmと2nmはかなりの期間、共存していくのではないか」（Li氏）

　ファウンドリーの顧客をFinFETからナノシートのような新しい技術に移行させることは、リスクが高い。だがWedbush SecuritiesのシニアバイスプレジデントであるMatthew Bryson氏によれば、TSMCには顧客を安心させられる実績があるとみている。

　「近年の実績を見れば、TSMCが有利なのは確かだ。とはいえ、Intelの投資意欲が以前よりも強く、新しい技術でリードすることを狙っていることから、競争環境は変化している」（Bryson氏）

【翻訳：青山麻由子、編集：EE Times Japan】

原文へのリンク