次々世代のトランジスタ「シーケンシャルCFET」でシリコンの限界を突破（前編）：福田昭のデバイス通信（314） imecが語る3nm以降のCMOS技術（17）

今回と次回は「シーケンシャル（Sequential）CFET」の重要な特徴である、ボトム側とトップ側で異なるトランジスタ材料が選べることの利点と、実際にCFETを試作した事例を解説する。

[福田昭，EE Times Japan]

ボトム側とトップ側で異なるトランジスタ材料を選べる

　半導体のデバイス技術とプロセス技術に関する世界最大の国際学会「IEDM（International Electron Devices Meeting）」は、「チュートリアル（Tutorials）」と呼ぶ技術講座を本会議（技術講演会）とは別に、プレイベントとして開催してきた。2020年12月に開催されたIEDM（Covid-19の世界的な流行によってバーチャルイベントとして開催）、通称「IEDM2020」では、合計で6本のチュートリアル講演が実施された。その中で「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials（CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料）」が非常に興味深かった。講演者は研究開発機関のimecでTechnology Solutions and Enablement担当バイスプレジデントをつとめるMyung‐Hee Na氏である。

　そこで本講座の概要を本コラムの第298回から、シリーズでお届けしている。なお講演の内容だけでは説明が不十分なところがあるので、本シリーズでは読者の理解を助けるために、講演の内容を適宜、補足している。あらかじめご了承されたい。

チュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials（CMOSを3nm以下に微細化する要素技術-デバイスアーキテクチャと寄生素子、材料）」のアウトライン。講演スライド全体から筆者が作成したもの。本シリーズの第11回から「FinFETの「次の次」に来るトランジスタ技術（コンプリメンタリFET）」の講演部分を紹介している（クリックで拡大）

　本シリーズの第11回から、3番目のパートである「FinFETの「次の次」に来るトランジスタ技術（コンプリメンタリFET）」の講演部分を紹介している。「コンプリメンタリFET（C（Complementary）FET）」は、製造方法の違いによって2種類に分けられる。1つはボトム側のトランジスタとトップ側のトランジスタをモノリシック集積する「モノリシック（Monolithic）CFET」である。第14回では、このモノリシックCFETの製造プロセスを簡単に説明した。そして前々回（第15回）と前回（第16回）では、もう1つのCFETである、ボトム側のトランジスタとトップ側のトランジスタをウエハーの貼り合わせによって形成する「シーケンシャル（Sequential）CFET」の製造プロセスと課題を解説した。

　今回と次回は「シーケンシャル（Sequential）CFET」の重要な特徴である、ボトム側とトップ側で異なるトランジスタ材料が選べることの利点と、実際にCFETを試作した事例を紹介しよう。

シリコン（Si）を超える性能を別の高性能材料で引き出す

　シーケンシャルCFETはウエハーの貼り合わせによって製造する。ウエハーの一部はMOSFETのチャンネル部分となる。ボトム側とトップ側で異なる材料のウエハーを使えば、異なる材料をチャンネルとするCFETを作れる。材料の選択によっては、従来のシリコンCMOSを超える性能のCMOS（CFET）を実現できる。

シリコン（Si）のトランジスタと、別の材料によるトランジスタを組み合わせたコンプリメンタリFET（C（Complementary）FET）の試作例。左はボトム側にnチャンネルのSi FinFET、トップ側にpチャンネルのゲルマニウム（Ge）ナノリボン（ナノシート）構造を選択したCFET。右はボトム側にnチャンネルのSi MOSFET、トップ側にpチャンネルの窒化ガリウム（GaN） MOSFETを選択したCFET。いずれもintelが試作して国際学会IEDM（IEDM 2019）で発表したもの。出典：imec（IEDM2020のチュートリアル講演「Innovative technology elements to enable CMOS scaling in 3nm and beyond - device architectures, parasitics and materials」の配布資料）

　例えば、シリコン（Si）はキャリア移動度の非対称性が大きい。伝導電子（エレクトロン）の移動度はかなり高いのに対し、正孔（ホール）の移動度が低い。言い換えると、nチャンネルMOSに比べるとpチャンネルMOSの性能が低い。このため、従来のトランジスタ技術ではpチャンネルMOSに歪みシリコン技術を積極的に導入することで、正孔（ホール）の移動度を高めている。

　これに対してシーケンシャルCFETでは、pチャンネルMOSのチャンネル材料にゲルマニウム（Ge）を選択することで、CMOSデバイスの性能を高められる。ゲルマニウム（Ge）の正孔（ホール）移動度は、Siよりも大幅に高いからだ。

　また化合物半導体の窒化ガリウム（GaN）は、伝導電子（エレクトロン）の移動度がシリコン（Si）に比べて高く、パワーデバイスとしての性能指数がnチャンネルだとSiよりもはるかに高い。そこでnチャンネルMOSの材料をGaNに変更し、pチャンネルMOSのSiと組み合わせると、高周波用途とパワー用途に適したCMOSデバイスを実現できる。

（後編に続く）

⇒「福田昭のデバイス通信」連載バックナンバー一覧