「製造データが狙われている」、セキュリティ専門家が警鐘：米国国防総省も懸念（2/2 ページ）

» 2023年12月01日 14時00分公開

設計／開発の遅れにもつながる

　厳密に管理することなく設計データを共有することで引き起こされる危険性とは別に、正規の受領者とのデータ共有にまつわる不安や誤解から生じるもう一つの問題がある。そうした不安や誤解によって、MacroFabのような委託製造業者の仕事の見積もりや、設計関連のプロセスが遅れてしまうことだ。

　ドイツSiemens の製造／運用／管理ソリューションポートフォリオ「Opcenter」のコアビジネスディレクターを務めるOren Manor氏は、「Gerberのような恐らく50～60年前のフォーマットを使用している人もいる。そうすることで、データを保護していると感じられるからだ。だが、これは完全な誤解だ」と述べている。

　プリント基板の標準規格になっているGerberフォーマットは、2014年に同フォーマットの開発者であるUcamcoによって廃止されたが、同社のウェブサイトによると、拡張Gerberはまだ有効だという。

【翻訳：滝本麻貴、編集：EE Times Japan】

原文へのリンク

米国の対中規制強化がもたらす、半導体業界への「歓迎できない」影響
米国は2023年10月17日、中国向けの半導体輸出規制強化措置を発表した。アナリストは、今回の新たな措置はNVIDIAやIntelの中国向けGPUなどが対象となる他、中国による国産の代替品確保を加速や報復措置のきっかけとなりうるもので、「決して歓迎されるものではない」と指摘している。
高市早苗氏、「AI導入遅れで日本が競争力失わないことが重要」
内閣府特命担当大臣（科学技術政策担当）の高市早苗氏が「CEATEC 2023」で基調講演を行った。産業界でのAI（人工知能）導入の重要性を語り、政府の取り組みを紹介した。
2nm GAA、7nm FD-SOIなど最先端ノードの産業化に挑むEU
EUは欧州半導体法の一環として、最先端ノードの製造プロセスを産業化すべく、少なくとも3つのパイロットラインを構築する。imecで2nm以細のGAAプロセス技術開発を、CEA-Letiで10nm以降のFD-SOIプロセス技術を、Fraunhofer Instituteでヘテロジニアスシステムインテグレーションを手掛けていくという。
レガシー半導体を使う機器メーカーがとるべき調達戦略
サプライチェーンの混乱をへて、機器メーカーはウエハーの調達戦略を再考する必要がある。特に慎重に検討すべきは、レガシープロセスを使用する半導体だ。
2027年までに1.4nmプロセス量産、SamsungはTSMCを追撃できるか
2027年までに1.4nmプロセスノードを立ち上げ、TSMCおよびIntel Foundry Services（IFS）を、大差をつけて引き離すと宣言したSamsung Electronics。2nmプロセスノードに関しては、計画通り2025年に製造できると確信しているという。