「N2」SRAMの歩留まりは90％以上 技術開発も好調のTSMC：A16／A14の開発も進む（2/2 ページ）

[浅井涼，EE Times Japan]

2025年後半量産の「N2」、SRAMの歩留まりは90％以上

　Zhang氏は「半導体マーケットのバズワードが『AI』であることは間違いない。AIが半導体業界を抜本的に変えてきている」と指摘し、「私は約30年この業界にいるが、こんなに興奮する時期はなかった」と述べた。

TSMC Senior Vice President兼Deputy Co-COO（副共同最高業務執行責任者）のKevin Zhang氏［クリックで拡大］ 出所：TSMC

　TSMCは2030年までに半導体市場が1兆米ドルに達すると予測している。中でも、高性能コンピューティング（HPC）が市場全体の45％、スマートフォンが同25％、自動車が同15％、IoTが同10％を占めて成長をけん引するという。こうした需要を受け、TSMCではエネルギー効率に優れた演算性能と接続性を備えた「N4」プロセス、「N3」プロセスと「N6RF」プロセスが堅調だ。また、データセンターの急増で5nmおよび3nm設計が進展し、「CoWoS」および「SoIC」パッケージングによる性能向上が加速しているという。

TSMCの技術ロードマップ［クリックで拡大］ 出所：TSMC

　2nm世代としては、「N2」プロセスは2025年後半の量産開始に向けて準備が進んでいるという。Zhang氏は「256MバイトのSRAMの平均歩留まりは90％以上だ」と自信を見せる。「N2P」「N2X」プロセスも順調に開発中だとした。

　2028年に量産開始予定の「A14」プロセスには新技術である「NanoFlex Pro」を採用し、N2と比較してロジック密度が20％以上、消費電力当たりの計算速度が最大15％向上する。スマホのAI機能を強化するものになる見込みだ。

2028年に量産開始予定の「A14」プロセス［クリックで拡大］ 出所：TSMC

　2026年後半に量産開始を予定する「A16」プロセスは、「業界最高クラス」（同社）の背面電力供給性能と高いロジック密度で、データセンター向けAI／HPC製品が求める厳格な信号配線と電力供給要件に対応する。

　Zhang氏は「AI需要の拡大の中で最も重要なのはエネルギー効率と演算能力だ。TSMCは将来のニーズに合った形で先端ロジックの開発を進めている。TSMCはロジックだけに注力するわけではなく、プラットフォームソリューションを提供し、顧客が魅力あるデバイスを作るサポートをしていく」とした。