5.5D技術を含む3DIC設計、ソシオネクストが対応：信号遅延と消費電力を大幅に削減

ソシオネクストは、コンシューマーやAI、データセンターなどの用途に向けた3次元集積回路（3DIC）の設計に対応していく。5.5Dを含むパッケージ技術とSoC（System on Chip）設計能力を活用して、顧客に最適なソリューションを提供したいとする。

[馬本隆綱，EE Times Japan]

テクノロジーノードや機能が異なるチップを1パッケージに統合

　ソシオネクストは2025年8月、コンシューマーやAI、データセンターなどの用途に向けた3次元集積回路（3DIC）の設計に対応したことを発表した。5.5D（2.5Dと3Dを組み合わせた技術）を含むパッケージ技術とSoC（System on Chip）設計能力を活用して、顧客に最適なソリューションを提供する。

　ソシオネクストは今回、TSMCのSoIC-X 3Dスタッキングを活用したパッケージデバイスのテープアウトを完了した。このデバイスはN3（3nm）ComputeダイとN5（5nm）I/Oダイを、F2F（Face to Face）で積層している。

　3DICは、複数の半導体チップを垂直に積層し、シリコン貫通ビアなどによってチップ同士を接続する。これにより単一のデバイスとして動作させることができる。3DICは高密度実装が可能となる他、信号遅延や消費電力を大幅に削減できるという。

　3DICにすることで高性能かつ高品質のデバイスを実現できる。例えば、3／5／7nmといったテクノロジーノードが異なるチップや、ロジック、メモリ、インタフェースなど機能が異なる複数のチップを1パッケージに統合することが可能だ。しかも垂直方向に積層することで、高い集積密度を実現できる。

　さらに、チップ同士の接続距離が短くなることで信号遅延を低減でき、帯域幅を広げることもできる。コンパクトなインターコネクトにより、消費電力の削減も可能になる。

3DIC F2Fと5.5D構造の概要［クリックで拡大］ 出所：ソシオネクスト