ARMから見た7nm CMOS時代のCPU設計（6）〜レイアウトの実際：福田昭のデバイス通信（17）（2/2 ページ）

[福田昭，EE Times Japan]

スタンダードセルの数は1300〜1500個

　回路図とマスクパターンの間に存在するパラメータは、大きく分けると4つある。1つは、（1）pMOSトランジスタのベータ値とnMOSトランジスタのベータ値の比率（ベータ比［Beta Ratio］）である。もう1つは、（2）トランジスタの電流駆動能力（ドライブ強度［Drive Strength］）だ。3番目は、（3）トランジスタのしきい電圧（V_TH）である。最後は、（4）ゲート長（L_GATE）だ。

　（1）でベータ比が1のときは電源電圧の半分の入力電圧が、スイッチング電圧になる。ベータ比が1を超えていく、つまり、pMOSのベータが相対的に大きくなるときは、スイッチング電圧は上昇する。反対にベータ比が1から下がっていく、つまり、nMOSのベータが相対的に大きくなるときは、スイッチング電圧は下降する。

　（2）で電流駆動能力を上げるための基本的な方法は、ゲート幅を広げることである。ただしゲート幅を広げると、ゲートの静電容量が増加し、前段のトランジスタから見た負荷容量が増える。

　（3）で電源電圧が同一の場合、しきい電圧と電源電圧の差によって電流駆動能力が決まる。つまり、しきい電圧が低いと電流が増加する。ただし、しきい電圧を下げるとリーク電流が増加し、待機時消費電力の増大を招く。

　（4）でゲート長を短くすると、トランジスタのゲート幅当たりの電流駆動能力が増加する。ただしゲート長を短くするとセルレイアウト全体の単位寸法（ゲートピッチ）が短くなるとともに、製造が難しくなる。

　論理ゲートやフリップフロップ、バッファなどのスタンダードセルは、これら4つのパラメータの違いにより、レイアウトの異なる数多くの派生品を生み出す。1個のセルライブラリ（同じ高さのセル群によるライブラリ）は、おおよそ1300個〜1500個と数多くのセルで構成されているという。

デジタル論理回路のスタンダードセルを決める4つのパラメータ（クリックで拡大） 出典：ARM

（次回に続く）