「NB-FPGA」の設計時間が1/10に：金属原子移動型スイッチ応用デバイス

NECは2015年9月7日、金属原子移動型スイッチ「NanoBridge技術」を使ったプログラマブルLSIの設計時間を従来比1/10に短縮する技術を開発した。

[竹本達哉，EE Times Japan]

FPGA比1/4の電力・サイズ

　NECは2015年9月7日、金属原子移動型スイッチ「NanoBridge技術」を使ったプログラマブルLSI（NB-FPGA）向けに、従来のFPGAと同等レベルの設計時間を実現する新しいLSI設計技術を開発した。設計段階で性能を事前予測でき、従来よりも設計時間を1/10に短縮できるという。

　NanoBridgeは、固体電解質中での金属原子移動を利用した不揮発性スイッチでNECが開発したもの。固体電解質中での金属イオンの析出・溶解反応を利用し、LSIの銅配線間にナノメーターサイズの金属架橋を生成/消滅して、スイッチのオン/オフ状態を実現する。

　スイッチへの電気的なプログラムにより配線がつながるオン状態か切れるオフ状態を設定できるため、LSI製造後でも回路の再構成と機能の変更が行える。

NanoBridgeを使ったプログラマブルLSI「NB-FPGA」（左）とSRAMベースのプログラマブルデバイス（右）のチップ面積比較 （クリックで拡大） 出典：NEC

　NECでは、このNanoBridgeを用いたプログラマブルLSIとしてNB-FPGAを開発。NanoBridgeを搭載したスイッチ層と、NanoBridgeのオン・オフ状態に応じた機能を実現する論理回路層の積層構造で実現したNB-FPGAは、SRAM（Static Random Access Memory）スイッチを利用した一般的なFPGAと比べてチップ面積と動作時の電力を1/4に削減できる。

長い設計時間が課題

　一方で、新たな構造を用いるNB-FPGAは、動作周波数や消費電力の予想が難しく、設計に工数と時間がかかるといった課題を抱え、一般的なFPGAよりも設計に10倍程度の時間を要した。

　そこでNECは、NB-FPGAの動作周波数と消費電力を予測するツールを開発した。

　動作周波数を予測するために、NB-FPGAに書込んだ回路全体の遅延時間を求める技術を開発。基本回路部品の信号の遅延時間をあらかじめ計算しておき、その部品ごとの遅延を足し合わせることで回路全体の遅延時間を割り出すもの。この時、基本回路部品は100万種類にも及ぶため、基本回路部品を、出現率の高さなどにより“基本セル”（45種類）と“補正セル”（28種類）に限定。遅延時間の予測精度を落とさずに、少ない回路部品数で回路全体の遅延時間を計算できる計算手法を開発した。

　消費電力は、動作周波数を予測するツールから副次的に得られる動的電流とともに、NanoBridgeの抵抗値（実測の値）を用いた静的電流のシミュレーションにより正確な予測を導き出すことに成功。動的/静的電流から消費電力を算出することで、「事前にNB-FPGA全体の消費電力を正確に予測することが可能となった」（NEC）という。

　こうした予測ツールにより、NB-FPGAに回路データを書き込む前に動作の遅い基本回路および消費電力が把握可能となり、必要に応じて回路データを修正し最適化できる。その結果、「設計時間を1/10に短縮し、従来のFPGAと同等レベルの設計時間を実現した」（NEC）。