4K HEVC対応コーデックLSIなどを開発：実演デモも展示（2/2 ページ）

[馬本隆綱，EE Times Japan]

Cortex-A53コアを24コア集積したプロセッサ

　同社はこれらの専用LSIと組み合わせ、次世代のハイブリッドコーデック技術に対応するためのマルチコアプロセッサ「SC2A11A」も紹介した。2017年7月のリリース開始を目標に開発を進めている。

マルチコアプロセッサ「SC2A11A」の外観

　SC2A11Aは、24個のARM Cortex-A53コアを集積した。動作周波数は1GHzで、消費電力は最大5Wである。セキュリティ機能を向上するため、ARMの「TrustZone」技術に加え、独自の「Opal」技術も採用している。

　SC2A11Aは、データセンターのサーバシステムや、IoT（モノのインターネット）分野のエッジコンピュータなどの用途に向けて開発した汎用プロセッサ。今回はハイブリッドメディアトランスコーダーを実現するため、MB86M30と組み合わせたソリューションを提案した。フルHD／30フレームの映像であれば、1個のSC2A11Aで8本のストリームを出力できる処理能力を持つという。

　「当社は基本的にハードウェアによるコーデックソリューションを提供してきた。ところが、データセンターなどではフリーソフトウェアのFFmpegなど、コーデック用フリーソフトウェアが利用されているケースも多い。従来システムとの互換性を保つため、ソフトウェア処理にも対応できるハイブリッドコーデックへの対応は不可欠」（同社）と判断し、SC2A11Aと専用LSIを組み合わせたソリューションも用意した。

　なお、新製品説明会会場では、MB86M30によるHEVCエンコードシステムや、8K HEVCリアルタイムエンコーダーソリューションを用いたシステム、ハイブリッドメディアトランスコーダーを利用した映像配信システムなどの実演デモを行った。

4K／8K映像伝送機器向けの映像信号処理LSIやソリューションを用いた映像配信システムの実演デモの模様