メディア

ASML、EUVリソグラフィ開発を加速：SPIE Advanced Lithography 2017（2/2 ページ）

» 2017年03月03日 13時30分公開

第2世代のEUVスキャナーの概要も

　ASMLは、2016年11月に発表した第2世代のEUVスキャナーについても、今回初めて詳細を明らかにした。Carl Zeissとの共同開発により、アップグレード済みの光学部品を搭載した装置だ。寸法は3400の約2倍だが、3400で製造した場合に比べて40％の微細化を実現するという。

第2世代のEUVスキャナーの構造。かなり大型の装置だ（クリックで拡大）出典：ASML

　今回の新型スキャナーの中心となるのが、Carl Zeissの新しい光学部品だ。光源など他のコンポーネントは、今後徐々にアップグレードする予定だという。

　Carl Zeissは既に、一部のコンポーネントを発注し、人間くらいのサイズの光モジュール向けに新しい研磨機を製作しているという。今回初めて、真空チャンバー内部に、新しい検査装置が2つ必要になるようだ。

　新型装置は、16.5×26mmの磁場を2つ、一度に露光することが可能だという点で、3400とは異なる。x軸、y軸で、それぞれ異なる倍率を使用するためだ。3400の2倍の加速度で装置のウエハー上を、4倍の加速度でマスク上を移動することにより、スループット目標を達成するという。

　装置のフォーカス精度は30nmで、3400Bの半分程度となる。実用化の際には、1時間当たり180枚以上のウエハー処理能力と、22～14nmのピッチを実現する予定だ。

GLOBALFOUNDRIESの採用例

　GLOBALFOUNDRIESは、米国ニューヨーク州マルタの自社工場で、ASMLの「NXT:1970Ci」および「NXE:3300B」スキャナーを使用し、2週間でウエハー20枚のロットを5つ処理した作業について説明している。さまざまな種類の液浸ツールを使用した場合に匹敵するクロスプラットフォーム性能を実現したという。ただし、修正技術に関しては一部、限界があることが判明したとしている。

　それでも同社は、「EUVが、7nmプロセスチップの量産において、特定のレイヤーに適用される可能性は非常に高い」と主張する。同社は2016年9月の時点で、7nmプロセスへのアップグレードを2018年に行う予定だと発表していたが、今回は、2020年ごろになる見込みだと述べている。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク

ムーアの法則の“新たな意味”とは
台湾半導体産業協会の専門家は、今後ムーアの法則は、「半導体の集積率の向上」というよりも、より実質的な意味を持つようになると指摘する。3次元構造やTSMCの「InFO」のようなパッケージング技術によって性能の向上を図っていくというものである。
近代科学の創始者たちに、研究不正の疑いあり（前編）
研究不正（研究不正と疑われる行為も含む）は、16～17世紀の西欧では既に存在していた。英国の数学者であるチャールズ・バベッジは1830年に、「英国の科学が衰退しつつあることへの意見」という論文を発表し、研究不正を定義している。
ISS 2017で語られた半導体技術の今後（前編）
米国で開催された「Industry Strategy Symposium（ISS）」（2017年1月8～11日）では、半導体技術の今後に関する議論が幾つか展開された。ナノワイヤトランジスタやGAA（Gate All Around）トランジスタといった次世代トランジスタ技術や、増加の一途をたどる設計コストなどについて、専門家たちが見解を披露している。
Intelの10nmチップ、鍵はIII-V族半導体と量子井戸構造か
Intelは10年近くにわたり、量子井戸電界効果トランジスタ（QWFET）の研究を進めてきた。ある半導体アナリストは、Intelの10nmチップは、III-V族半導体、具体的にはInGaAs（インジウム・ガリウム・ヒ素）とGe（ゲルマニウム）を用いたQWFETになると予測している。
半導体プロセス技術、開発競争が過熱
FinFETの微細化が進む一方で、FD-SOI（完全空乏型シリコン・オン・インシュレーター）にも注目が集まっている。専門家によれば、2025年までは28nm FinFETプロセスが優勢だとするが、それ以降はFD-SOIが伸びる可能性もある。
ウエハー生産能力、日本は東芝とルネサスで64％
市場調査会社のIC Insightsは、2016年12月における地域別ウエハー生産能力ランキングを発表した。1位から台湾、韓国、日本、北米、中国、欧州の順に続いている。