Xilinx、エッジ〜クラウドの機械学習に対応：機械学習の推論能力、競合の6倍（2/2 ページ）

[馬本隆綱，EE Times Japan]

設計期間3週間を4日間に短縮した事例も

　ザイリンクスによれば、機械学習に関連するサブシステムの設計に3週間を要していた。2年半前に発表した同社の開発環境「SDSoC」を用いると、この設計期間を4日に短縮したユーザー事例もある。reVISIONスタックを活用すれば、機械学習やOpenCVに関する開発負荷をさらに軽減することができるという。

reVISIONスタックを活用した場合に、短縮できる開発期間の一例 （クリックで拡大） 出典：ザイリンクス

　「ZynqSoC」や「MPSoC」を用いるreVISIONスタックは、応答性にも優れている。競合するGPUや標準SoCに比べて、機械学習の推論能力は1W、1秒当たりのイメージ数が最大6倍、コンピュータビジョン処理は1W、1秒当たりのフレーム数が42倍になるという。しかもレイテンシーは5分の1に抑えている。

　この応答性を自動車のブレーキシステムに適用した数値も明らかにした。「reVISIONスタックの場合、危険を察知して2.7ミリ秒後にブレーキが作動する。競合の他社製品では49〜320ミリ秒後に作動する。時速100kmで走行していると仮定すれば、競合製品を搭載した自動車に比べて1.5〜10mも手前に停車することができる」（Glaser氏）と、高速応答の重要性を強調した。

reVISIONスタックと競合製品の応答性に関する比較。左は用途による違い、右は自動車のブレーキシステムに適用した場合の停止距離の違い （クリックで拡大） 出典：ザイリンクス

　この他、ニューラルネットワークやセンサー領域での進化に対して、FPGAをベースとするSoC／MPSoCならではの柔軟な設計対応力も強みの1つとなっている。開発キットは搭載するデバイスによって、4種類を用意した。

開発キットの主な仕様 （クリックで拡大） 出典：ザイリンクス

　なお、reVISIONスタックの供給は2017年第2四半期（4〜6月）より始める予定である。