ReRAMは当初、1個のセル選択トランジスタと1個の記憶素子でメモリセル(1T1Rセル)を構成し、そのメモリセルをアレイ状に配列する方式で研究開発が進められた。ごくふつうの方式である。
この方式で開発されたReRAMの読み出し遅延時間は100ナノ秒、書き換えサイクル寿命は100万回と、いずれもNANDフラッシュメモリよりも良好な値を得ている。ただし記憶密度はあまり高くない。NANDフラッシュメモリはもちろんのこと、DRAMにも及ばない。
そこで記憶密度向上の手段として期待がかけられているのが、クロスポイント化である。原理的には3次元積層のクロスポイント構造により、記憶密度をDRAMよりも高くできる。ただし、NANDフラッシュメモリに比べると記憶密度は低い。
クロスポイント構造のReRAMは過去に、パナソニックが2層構造で記憶容量が8Mビットのシリコンダイ、東芝とSanDisk(現在はWestern Digital)の共同研究グループが2層構造で記憶容量が32Gbitのシリコンダイをそれぞれ、国際学会で発表している。パナソニックの発表は2012年のISSCC、東芝とSanDiskの共同発表は2013年のISSCCである。またソニーが、100Gビット級のReRAMをクロスポイント構造によって開発中だとされる。
(次回に続く)
⇒「福田昭のストレージ通信」連載バックナンバー一覧
Copyright © ITmedia, Inc. All Rights Reserved.