堅調に成長するCXLエコシステム：新製品も続々登場（2/2 ページ）

[Gary Hilson，EE Times]

RambusのCXL Memory Interconnect Initiative

　メモリはCXL製品にとって唯一の可能性ではない。CXLコンソーシアムのメンバーであるMicrochip Technologyは、いち早くCXL 2.0リタイマー「XpressConnect」を発表した。このリタイマーは、AIや機械学習などコンピューティング作業負荷のサポートに必要な超低遅延の信号伝送に対応することで、データセンターの作業負荷が抱える高性能コンピューティングの需要に対処する製品だ。

　一般的にPCIeリタイマーは、PCIeバスの長さを延長するためのICとしてPCB上に実装される。リタイマーは、インターコネクトやPCB、ケーブルの変更などにより劣化した信号を、きれいな状態に再生成して出力する。

　Rambusにとって、CXLは単なるメモリプールのためのものではない。同社は、CXLによって自社のIPを囲い込み、最近立ち上げたイニシアチブ「CXL Memory Interconnect Initiative」を加速させようとしている。そうして、データセンターの進化するアーキテクチャや、サーバ作業負荷の継続的な成長や専門化をサポートすることを狙っているのだ。

CXLメモリの拡張により、ホスト（CPU）に提供されるメインメモリが増え、大容量のワークロードで高いパフォーマンスを発揮、CXLメモリのプール化によって、最終的にディスアグリゲーションやコンポーザビリティをサポートする　出典：Rambus

　RambusのIPコア担当ゼネラルマネジャーのMatt Jones氏は、「CXLおよびPCIeデジタルコントローラーを提供する米PLDAと、PHYを提供するカナダのAnalogXを買収したことで、サーバ用メモリインタフェースチップに関する当社の専門性を補完する製品と専門知識が加わった」と述べる。基本的に同社のIPは、メモリと、SerDesインタフェースを含むチップ間側のデータ伝送という2つに分けられる。「今回の買収は、このイニシアチブに合致している」（同氏）

　Jones氏は、「Rambusは、データセンターの新しいアーキテクチャが、サーバというコンピューティングの単位から、さまざまなワークロードのニーズに合わせてコンピューティングリソースを“構成”できるような分散型モデルに移行すると考えている」と説明する。デバイスの拡張やプール化は、同社が以前から検討していたものだ。

　Jones氏によれば、CXL Memory Interconnect Initiativeは、

• CXL、PCIe PHYおよび、ホストプロセッサやその他のデバイスと接続するためのコントローラー
• DDRメモリPHYおよび、メモリデバイスと接続するためのコントローラー
• ファームウェアの安全なダウンロードを可能にし、データの改ざんや物理的な攻撃からリンクを保護するIntegrity and Data Encryption（IDE）セキュリティを備えた高度な暗号コアとセキュアなプロトコルエンジン

といった、さまざまなビルディングブロックをまとめているという。

　RambusフェローのSteve Woo氏は、「Rambusは、データセンターのアーキテクチャの進化に伴って必要となる半導体やデータパスの安全性を確保することを目指しており、過去10年間に行った企業買収が当社のCXL戦略の一翼を担っている」と語った。

　その他の技術としては、DIMM（Dual Inline Memory Module）に取り付けられ、ホストプロセッサと実際のDRAMの間に配置されるバッファーチップがある。同氏は、「われわれは、チップビジネスと、CPUと実際のメモリデバイスの間のバッファーで何かを行うための構成要素を全て備えた、非常に優れたポートフォリオを持っている」と説明している。

　Woo氏は、「新しいデータアーキテクチャは、コンピューティングがもはやボトルネックではないことを反映している」と語る。CXLでは、サーバ筐体の外側に大きなメモリプールがあり、必要に応じてプロビジョニングを行い、ワークロードが完了したときに戻すことができる。「CXLは、データとデータのやりとりだけに関わるものだ。設計者は、CPUにそれほど依存しないメモリを探している」（同氏）

【翻訳：青山麻由子、編集：EE Times Japan】

原文へのリンク