「ポストムーアの法則」の世界で高まる、試験の重要性：新手法成功の鍵に

ポストムーアの法則に突入しても、半導体技術は引き続き、歩留まり向上の模索や新技術への方向転換など、進化を遂げていくだろう。例えば、複数の半導体ダイをヘテロジニアスに統合した高性能パッケージングや、チップレットなどが挙げられる。その結果、新しい製造プロセスの複雑性や欠陥が増すため、成功を実現するための要素として、試験の重要性が高まっていくとみられる。

[Ed Seng，EE Times]

　ポストムーアの法則に突入しても、半導体技術は引き続き、歩留まり向上の模索や新技術への方向転換など、進化を遂げていくだろう。例えば、複数の半導体ダイをヘテロジニアスに統合した高性能パッケージングや、チップレットなどが挙げられる。その結果、新しい製造プロセスの複雑性や欠陥が増すため、成功を実現するための鍵として、試験の重要性が高まっていくとみられる。

新たな手法の登場で生まれた、試験の新たな問題

　高性能パッケージングは、ただ単にファブのプロセスノードを微細化する以外のさまざまな方法で、ムーアの法則のメリットを維持していくことが可能だ。機能をディスアグリゲーション（分離）するという、モノリシックSoC（System on Chip）とは正反対の手法により、最先端ファブのプロセス設計において、コアコンピューティングやアクセラレーターだけに注力することが可能になるため、他の機能を変更せずに設計作業やコストを削減することができる。

　最近注目を集めているのが、“ユースケースごとの最適化”である。これは、パッケージデバイスに搭載する機能を簡単に選択することができるという柔軟性によって実現された。その結果、これまでムーアの法則によって成し遂げられてきた性能／電力面での成功を、引き続き実現していくことが可能になった。

　このような新しい手法の登場により、試験関連の新たな問題が発生している。試験は、成功を実現して経済的実行可能性を維持していく上で、不可欠な存在である。例えば、Known-Good-Die（KGD、良品であることが保証されたダイ）は現在、密度や信号数、信号インテグリティ、コストなどのウエハープローブ関連の技術的課題と共に、最も高い優先度が置かれている。将来的にはさらに課題が増え、パッケージ試験からシステム／機能試験に至るまで、さまざまなインターダイインタラクションの試験の重要性にますます注目が集まっていくだろう。

　試験コストの問題の中には、高額ながらも壊れやすいハイエンドのプローブカードも含まれる。こうしたカードが増加すれば、ウエハー上で試験を行う独自開発ダイもさらに増えていくとみられる。これがきっかけとなり、例えばマルチサイトの関連するテスターの効率を向上させることなどによって、コスト削減に対する注目が高まっていくだろう。試験の対象範囲の拡大を検討する場合は、ウエハーからシステムレベルの試験に至るまで、試験コストと対象範囲、品質などとのバランスを取る必要がある。短い時間でより多くの試験データを入手したいという要望に基づき、複数の新しい高速DFT（Design For Test）手法が推進されていくだろう。例えば、ストリーミングスキャンネットワーク（SSN：Streaming Scan Networks）や高速プロトコルベースの試験などが挙げられる。

ムーアの法則について［クリックで拡大］ 出所：Max Roser, Hannah RitchieーWikipedia

　ポストムーアの法則時代は、未知の世界である。チップレットによるメリットは実現するのだろうか。また、新しいダイインタフェース規格はどのように進化するのだろうか。こうした機能を実現する上での鍵となるのが、試験プログラムと結果データの共有だ。

　この他にも、さまざまな疑問が次々と湧いてくる。例えば、「高性能パッケージングはいつ頃をメドに、完全に当たり前の存在となって、もっと幅広いデバイス分野への拡大が可能な経済性を実現できるようになるのだろうか」「データ分析や異なるソースのデータは、予測される設計／製造／試験関連の課題に対して有意義に対応できるよう管理することが可能になるのか」といった疑問だ。これらの疑問に対する答えは、ポストムーアの法則の世界がどのように発展していくかに大きく関わってくるだろう。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク