imecが2nm向けのPDKを発表 「最先端ノードへの早期アクセスを提供」：先端半導体設計の人材育成も狙う

ベルギーimecは、2nm世代の半導体製造プロセスを用いた半導体デバイス設計に向け、PDK（Process Design Kit）を公開する。半導体の設計者が、2nmのような最先端の技術ノードに早期にアクセスできるようにすることが狙いだという。

[Majeed Ahmad，EE Times/EDN]

　imecは2024年2月、2nm世代のプロセスを用いた半導体デバイス設計に向けたPDK（Process Design Kit）を発表した。新しいPDKは、2nmのGAA（Gate-All-Around）構造や裏面電源供給技術に関する設計パスファインディングやシステム研究、トレーニングを含め、幅広いアクセスを提供することを目指す。またこのファウンドリーPDKは、一連のデジタル標準セルライブラリやSRAM IP（Intellectual Property）マクロをベースとしたデジタル設計向けに必要なインフラを備えるという。

新しいトランジスタ構造の一例 出所：imec

　設計PDKは、Cadence Design SystemsとSynopsysのEDAツールスイートに組み込まれ、imecのN2（2nm）チップ製造プロセス技術においてバーチャルデジタル設計を実現する。また、未来の半導体専門家を育成し、業界が重要な設計パスファインディングを通して次世代プロセス技術へと移行できるようにすることを目指す。

　ファウンドリーPDKは、半導体設計者たちに、試験済みかつ実証済みコンポーネントのライブラリへのアクセスを提供する。通常は、プロセス技術が製造可能なレベルに達すると利用できるようになる。ここで問題となるのが、アクセスが制限されていて、秘密保持契約が必要であるという点だ。これが学術／産業界にとって、開発期間中に2nmのような最先端技術ノードにアクセスするには高いハードルになっている。

　imecのN2 PDKが目指しているのは、学術／産業分野の若い半導体設計者たちに、2nmのような最先端技術ノードで設計技術を磨くために必要なインフラへの早期アクセスを提供することだ。Logic Technologiesのバイスプレジデントを務めるJulien Ryckaert氏は、「設計パスファインディングPDKは、企業が設計を未来の技術ノードへと移行し、自社製品の微細化のボトルネックを事前に回避することができるようサポートする」と述べている。

　さらに、エンジニア向けに、ナノシートデバイスや裏面電源供給技術といった最先端の技術革新に関する知識を提供するトレーニングコースを用意する。2024年第2四半期に開始する予定のこのトレーニングプログラムでは、参加者にN2技術ノードの特異性を教える他、CadenceとSynopsysのEDAツールを使用したデジタル設計プラットフォームに関する実践的なトレーニングを提供するという。

　Cadence Academic Networkのバイスプレジデントを務めるYoon Kim氏は、「imecの設計パスファインディングPDKは、次世代の半導体設計者を育成する上で重要なマイルストーンになるだろう。imecは、CadenceのAI（人工知能）技術を用いたデジタルとカスタム／アナログフルフローを使用し、設計パスファインディングPDKを作成、実証した」と述べる。

　同様に、Synopsysの技術戦略＆戦略的パートナーシップ部門担当バイスプレジデントを務めるBrandon Wang氏は、「パスファインディングPDKは、業界パートナーシップによって現在および次世代の設計者たちに最先端プロセス技術へのアクセスを拡大できるようにする方法の一例である。われわれはimecとの協業により、N2 PDK向けにAI主導の認証されたEDAデジタル設計フローを提供することで、設計チームはバーチャルPDKベースの設計環境を利用し、プロトタイプを作成して、次世代技術への移行を加速させることができる」と述べている。

　imecによると、設計パスファインディングPDKプラットフォームは、1.4nmのようなさらに高度なノードへと拡張する予定だという。

【翻訳：田中留美、編集：EE Times Japan】

原文へのリンク