メディア
連載
» 2015年05月08日 10時00分 公開

回路技術の注目論文〜プロセッサ、メモリ、バイオの最新チップVLSIシンポジウム 2015 プレビュー(4)(3/3 ページ)

[福田昭,EE Times Japan]
前のページへ 1|2|3       

1600万画素の3次元積層イメージセンサー

 さらに、3次元積層型CMOSイメージセンサーに関する2件の開発成果を紹介した。1件は、TSMCが開発した800万画素(ピクセル)の低雑音イメージセンサーである。サンプリングを5回繰り返すことによって熱雑音とRTN(Random Telegraph Noise)を除去した。入力換算雑音電子数は0.66電子(rms値)と小さい。

photo 800万画素(ピクセル)の3次元積層型低雑音CMOSイメージセンサー(クリックで拡大) 出典:VLSI Circuitsシンポジウム委員会

 もう1件は、オリンパスが開発した1600万画素の3次元積層型イメージセンサーである。400万8960個のマイクロバンプによって画素単位での3次元接続を実現した。撮像機能では、通常のグローバルシャッタ(全画素一括露光)モードの他、200万画素を1万フレーム/秒ときわめて高い速度で撮影する高速撮像モードを備える。

photo 1600万画素の3次元積層CMOSイメージセンサー(クリックで拡大) 出典:VLSI Circuitsシンポジウム委員会

超高速無線LAN向け60GHzミリ波トランシーバ

 この他、通信分野とミックスドシグナル分野で合計3件の注目論文を紹介した。最初の1件は、パナソニックが開発した60GHzのミリ波トランシーバである。IEEE 802.11ad/WiGig向け。マルチユーザによるアクセスが可能である。アナログとデジタルのハイブリッド型ビームフォーミングによって信号間の干渉を抑制した。

photo マルチユーザーアクセスを可能にした60GHzのミリ波トランシーバ(クリックで拡大) 出典:VLSI Circuitsシンポジウム委員会

 次の1件は、Broadcomが開発した高性能アナログディジタル(A-D)変換回路である。有効ビット数(ENOB)は13ビットと高い。バンド幅は5MHz。消費電力は3.16mWと低い。3ビットの連続時間型ΣΔ変調器を採用したSAR(逐次比較)量子化器を載せている。試作した回路のSFDR(スプリアスフリーダイナミックレンジ)は94dBと高い。製造技術は28nmのCMOS技術。

photo 高性能アナログディジタル(A-D)変換回路(クリックで拡大) 出典:VLSI Circuitsシンポジウム委員会

 最後の1件は、カリフォルニア大学ロサンゼルス校が開発した高速かつ低電力の有線通信等化器(イコライザ)回路である。40Gビット/秒で動作したときの消費電力は9.2mWと低い。波長分割多重方式の光ファイバ通信向け。製造技術は45nmのCMOS技術。

photo 高速かつ低電力の有線通信等化器(イコライザ)回路(クリックで拡大) 出典:VLSI Circuitsシンポジウム委員会
前のページへ 1|2|3       

Copyright © ITmedia, Inc. All Rights Reserved.

RSSフィード

公式SNS

All material on this site Copyright © ITmedia, Inc. All Rights Reserved.
This site contains articles under license from AspenCore LLC.