デジタル電源向けコントローラIC、高性能で消費電力を従来比1/5に低減：電源設計 デジタル制御（2/2 ページ）

[馬本隆綱，EE Times Japan]

A-Dコンバータの高速化も

　A-Dコンバータの高速化も図った。最大22チャネルのアナログ入力を備えた12ビットA-Dコンバータを最大5個内蔵している。3極3ゼロ（3P3Z）補償回路に適用した場合、A-Dコンバータのレイテンシは300nsで、総スループットは最大16Mspsを達成している。また、補償器計算のレイテンシは543nsとなった。

　総レイテンシは0.89μsで、従来のdsPIC33FJ「GS」ファミリに比べると半分に短縮、同じく総スループットは4倍と高速だ。演算性能を高めたことで、電源回路のスイッチング周波数も、現行製品では最大500KHzまでしか対応できなかったが、dsPIC33EP「GS」ファミリでは、最大1MHzまで対応することが可能である。この他、CPUの負荷を軽減するデジタルコンパレータ機能や、12ビットD-Aコンバータ付きアナログコンパレータ、電流センサーの信号を直接入力することができるプログラマブルゲインアンプ、なども搭載した。

3極3ゼロ補償回路に適用した場合のdsPIC33EP「GS」ファミリとdsPIC33FJ「GS」ファミリとのレイテンシ比較 （クリックで拡大） 出典：マイクロチップ

　フラッシュメモリのライブアップデート機能も、dsPIC33EP「GS」ファミリで新たにサポートされた機能である。例えば容量が64kバイトのフラッシュメモリ搭載品では、32kバイトのメモリを2ブロック内蔵している。これによりシステム動作中であっても、利用していない片方のメモリブロックを使い、電源システム内部の更新プログラムをダウンロードすることができる。その後、ダウンロードした更新プログラムと既存のプログラムをわずか300ns以下で切り替えることが可能となった。これにより、システムを停止することができない通信インフラ用の電源などでも、動作状態のままファームウェアを更新することができる。

　コントローラIC自体の消費電力低減とパッケージの小型化も大きな特長である。現行製品と同一の周波数で動作させた場合に、消費電力を約1/5に削減することが可能だという。100Wクラスのモジュールでは、ほぼ0.3W分の損失改善につながることになる。また、モジュールの放散熱量を4％削減することができる。パッケージサイズは外形寸法が4×4mm品も用意した。従来の6×6mm品に比べてボードの専有面積を半分以下に抑えることが可能となった。これによって、形状が親指大の1/8ブリックDC-DCコンバータ製品などへの搭載を容易とした。

　dsPIC33EP「GS」ファミリは、14製品を用意した。フラッシュメモリ容量で64kバイト品、32kバイト品、16kバイト品の3タイプがあり、パッケージは64端子/48端子/44端子のTQFP、44端子/28端子のQFN、28端子のSOIC、28端子のμQFNなどがある。サンプル出荷および量産出荷も始めた。価格は大口注文の場合で最低1.10米ドルである。

dsPIC33EP「GS」ファミリの製品一覧 （クリックで拡大） 出典：マイクロチップ

スタータキットも提供

　dsPIC33EP「GS」ファミリを用いて、デジタル電源の設計を比較的容易にするためのツール群も用意している。デジタル電源向けMPLABスタータキット「DM330017-2」を用いると、一般的な回路方式のデジタル電源を容易に評価することができる。オンボードでデバッグやプログラミングが可能である。価格は129.99米ドルとなっている。

デジタル電源向けMPLABスタータキット「DM330017-2」の外観

　また、回路性能を最適化する補償係数を容易に求めることができる無償ツール「Digital Compensator Design Tool」や、このツールと組み合わせて用いる「補償回路ソフトウェアライブラリ」および、ロイヤリティフリーの「dsPIC33リファレンスデザイン」などを提供する。