ザイリンクス、5G向けに7nm「Zynq」を展開へ：プレ5Gの導入計画には90％以上採用（2/2 ページ）

» 2016年06月28日 15時30分公開

[庄司智昭，EE Times Japan]

プレ5Gの導入計画に90％以上採用

　同社は2016年6月現在、ワイヤレス分野で10億米ドル以上出荷しており、5Gで求められる顧客の要求にも対応していくとする。5Gでは、4Gと比較して「高速伝送」「大容量化」「低遅延」「消費電力の低減」などが求められてくる。

　5G要件に対応するため、7nm製品を2016年度中に発表する予定。「あらゆる帯域で、高い性能を実現する」（Steve氏）とし、製品化までの時間がASICよりも1～2年短く、5倍の帯域幅／3倍の周波数帯を従来の2分の1の消費電力で実現するという。また、プレ5Gの導入計画がある企業の90％以上が既に、何らかの形で同社の製品を採用している。

ワイヤレス分野における製品とロードマップ（クリックで拡大）出典：ザイリンクス

　Steve氏は、プレ5Gの導入計画に同社の製品が90％以上採用されている要因として、「従来の技術でサポートできない複雑性に対して、当社の製品は対応できる。また、20nm、16nm製品を、競合に先駆けて実装してきたことが非常に大きい」と語った。

Zynq UltraScale＋MPSoCにデュアルコア版
Xilinx（ザイリンクス）は、CPUコア搭載FPGA「Zynq UltraScale＋MP（マルチプロセッサ）SoC」デバイスファミリとして、デュアルコア版の「CG」ファミリ製品を新たに追加した。
NECがCPU-FPGA密結合デバイス用新通信方式を開発
NECは2016年6月、CPUとFPGAによる密結合プロセッサで、CPUとFPGA間の高速通信を実現するための開発時間を大幅に短縮できる新たなデータ通信方式を開発した。
ザイリンクス、16nmハイエンド「Virtex」を出荷
Xilinx（ザイリンクス）は、TSMCの16FF+（16nm FinFET プラス）プロセスを用いたハイエンド向けFPGA「Virtex UltraScale+ FPGA」を顧客向けに出荷を開始したと発表した。
アルテラのStratix10、新アーキテクチャ採用で従来比2倍のコア性能
アルテラは、ハイエンドのプログラマブルロジックデバイス「Stratix10FPGA＆SoC」のアーキテクチャと製品概要を発表した。新製品は「HyperFlexアーキテクチャ」や「ヘテロジニアス3D SiP（System in Package）インテグレーション」技術を採用している。製造はIntelの14nmトライゲートプロセスを用いて行われる。